[發明專利]集成電路靜電放電總線結構和相關方法

有效

• 申請號: 202010031006.0
• 申請日: 2018-11-01
• 公開（公告）號: CN111199891B
• 公開（公告）日: 2021-03-12
• 發明（設計）人: 李志國
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L21/60
• 分類號: H01L21/60;H01L23/49;H01L27/02
• 代理公司: 北京永新同創知識產權代理有限公司 11376
• 代理人: 張殿慧;劉健

1.一種集成電路結構，包括：

電路區域；

多個靜電放電ESD總線，所述多個靜電放電ESD總線被所述電路區域分隔開；

多個焊盤組，鄰近于并連接至所述多個ESD總線；

公共ESD總線，鄰近于所述多個焊盤組；以及

所述公共ESD總線與所述多個焊盤組中的至少一個連接。

2.如權利要求1所述的集成電路結構，其中，

所述公共ESD總線包括多個不連續的ESD總線組；并且

所述電路區域包括鄰近于所述多個ESD總線和所述多個焊盤組的至少一個節省的區域。

3.如權利要求1所述的集成電路結構，其中，

所述多個焊盤組中的每一個焊盤組包括至少一個焊盤；并且

所述多個結合線被配置為將所述至少一個焊盤連接至所述公共ESD總線。

4.如權利要求1所述的集成電路結構，其中，所述公共ESD總線形成于多個芯片邊緣外部或所述多個芯片邊緣內部。

5.如權利要求1所述的集成電路結構，其中，所述公共ESD總線平行于所述多個ESD總線。

6.一種集成電路結構，包括：

電路區域；

多個靜電放電ESD總線，所述多個靜電放電ESD總線被所述電路區域分隔開；

多個焊盤組，鄰近于并連接至所述多個ESD總線；以及

多個結合線，被配置為將所述多個焊盤組中的一個焊盤組連接至另一個焊盤組。

7.如權利要求1所述的集成電路結構，其中，

所述電路區域包括鄰近于所述多個ESD總線和所述多個焊盤組的至少一個節省的區域；

所述多個焊盤組中的每一個焊盤組包括連接焊盤；并且

所述多個結合線被配置為將所述多個焊盤組中的一個焊盤組的所述連接焊盤連接至所述多個焊盤組中的另一個焊盤組的所述連接焊盤。

8.一種形成集成電路結構的方法，包括：

形成電路區域；

形成多個靜電放電ESD總線，所述多個靜電放電ESD總線被所述電路區域分隔開；

形成多個焊盤組，所述多個焊盤組對應于所述電路區域的多個不連續的邊界；

形成公共靜電放電ESD總線，所述公共ESD總線鄰近于所述多個焊盤組；以及

通過多個結合線將對應于所述多個焊盤組的多個焊盤連接至所述公共ESD總線。

9.如權利要求8所述的形成集成電路結構的方法，其中，

所述公共ESD總線包括多個不連續的ESD總線組；并且

所述電路區域包括鄰近于所述多個ESD總線和所述多個焊盤組的至少一個節省的區域。

10.如權利要求8所述的形成集成電路結構的方法，其中，

所述多個焊盤組中的每一個焊盤組包括至少一個焊盤；并且

所述多個結合線被配置為將所述至少一個焊盤連接至所述公共ESD總線。

11.如權利要求8所述的形成集成電路結構的方法，還包括：

在多個芯片邊緣外部或所述多個芯片邊緣內部形成所述公共ESD總線。

12.如權利要求8所述的形成集成電路結構的方法，其中，所述公共ESD總線平行于所述多個ESD總線。

13.一種形成集成電路結構的方法，包括：

形成電路區域；

形成多個靜電放電ESD總線，所述多個靜電放電ESD總線被所述電路區域分隔開；

形成多個焊盤組，所述多個焊盤組對應于所述電路區域的多個不連續的邊界；以及

通過跨所述電路區域的多個結合線中的一個結合線將所述多個焊盤組中的一個焊盤組連接至所述多個焊盤組中的另一個焊盤組。