[發明專利]高電源抑制比基準電路

在審

• 申請號: 202010029689.6
• 申請日: 2020-01-10
• 公開（公告）號: CN111190453A
• 公開（公告）日: 2020-05-22
• 發明（設計）人: 王宇星;曹薇薇
• 申請（專利權）人: 無錫科技職業學院
• 主分類號: G05F1/567
• 分類號: G05F1/567
• 代理公司: 無錫盛陽專利商標事務所(普通合伙) 32227
• 代理人: 顧吉云

高電源抑制比基準電路，其結構設計簡單合理，可降低功耗和投入成本，其包括啟動電路模塊、帶隙基準電路模塊，其還包括預調節電路模塊，所述預調節電路模塊輸入端連接電壓源VDD，預調節電路模塊用于形成內部穩定電壓，產生預穩壓源Vreg，為帶隙基準電路模塊供電，啟動電路模塊分別與所述帶隙基準電路模塊、預調節電路模塊連接，所述帶隙基準電路模塊采用自偏置電流鏡的電流模結構。

技術領域

本發明涉及電源技術領域，尤其涉及一種高電源抑制比基準電路。

背景技術

近年來，隨著便攜式電子產品和無線通信系統的廣泛應用，對供電電源電壓在一定范圍內的穩定性提出了更高要求，尤其是隨著電路集成度、電路結構和功能的日益復雜和完善，對低壓低功耗、低溫度系數、高電源抑制比(PSRR)帶隙基準源的電路設計提出了更高要求，傳統的帶隙基準電路的偏置電流由額外的偏置電路產生，并且為增強電源抑制比，還需要在基準電路中加入額外的增強電路，額外的偏置電路、增強電路的使用不僅增加了整個電源的結構復雜度，而且易產生額外的功耗，使投入成本較高，因此，發明一種電路結構簡單、低功耗、低成本，同時又具有低溫度系數、高電源抑制比的高性能帶隙基準電路，同時基準電路還需要與標準CMOS工藝兼容，成為本領域人員亟待解決的問題。

發明內容

針對現有技術中存在的基準電路的結構復雜、功耗大、投入成本高的問題，本發明提供了一種高電源抑制比基準電路，其結構設計簡單合理，可降低功耗和投入成本，同時可大大提高電源抑制比。

一種高電源抑制比基準電路，其包括啟動電路模塊、帶隙基準電路模塊，其特征在于，其還包括預調節電路模塊，所述預調節電路模塊輸入端連接電壓源VDD，所述預調節電路模塊用于形成內部穩定電壓，產生預穩壓源Vreg，為所述帶隙基準電路模塊供電，所述啟動電路模塊分別與所述帶隙基準電路模塊、預調節電路模塊連接，所述帶隙基準電路模塊采用自偏置電流鏡的電流模結構。

其進一步特征在于，所述啟動電路包括MOS管MS1，所述MOS管MS1源極分別連接MOS管MS2源極、MOS管MP1、MP2、MP3、MP4、MP5、MP6源極、MOS管MP7、MN10漏極、電容Cc一端，所述MOS管MS1漏極分別連接MOS管MS2柵極、電容Cs一端，所述MOS管MS2漏極分別連接所述MOS管MP1、MN1漏極和柵極、MOS管MN2、MN6、MP6柵極；

所述帶隙基準電路模塊包括所述MOS管MP1、MP2、MP3、MP4、MN1、MN2、MN3、MN4、MN5、MN6、MN7，所述MOS管MP1的柵極分別連接所述MOS管MP2柵極和漏極、MOS管MN2、MN6漏極、MOS管MP3柵極、MOS管MP4柵極、MOS管MP5柵極，所述MOS管MN1源極連接三極管QB1發射極，所述MOS管MN2源極連接電阻R1一端，所述電阻R1另一端連接三極管QB2發射極，所述MOS管MN6源極分別連接MOS管MN3、MN4漏極，所述MOS管MN3源極連接電阻R2一端，所述MOS管MN4源極分別連接三極管QB3發射極、MOS管MN5源極，所述MOS管MN5基極分別連接所述MOS管MN5漏極、MOS管MN7柵極、MOS管MP3漏極，所述MOS管MN7源極分別連接電容C1一端、電阻R5一端、MOS管MP4漏極；

所述預調節電路模塊包括所述MOS管MP5、MP6、MP7、MP8，所述MOS管MP5漏極分別連接所述MOS管MN8漏極和柵極、MN9柵極、MOS管MN11柵極，所述MOS管MP6漏極分別連接所述電容Cc另一端、MOS管MN10柵極、MOS管MN9漏極，所述MOS管MN11漏極分別連接所述MOS管MP7柵極、MP8柵極和漏極，所述MOS管MP7源極、MP8源極連接所述電壓源VDD，所述MOS管MN11源極、MOS管MN8、MN9源極、電阻R5另一端、電容C1另一端、三極管QB3基極和集電極、電阻R2另一端、三極管QB2基極和集電極、三極管QB1基極和集電極、電容Cs另一端、MOS管MS1柵極連接后接地。