[發(fā)明專利]高電源抑制比基準電路

在審

• 申請?zhí)枺?/td>: 202010029689.6
• 申請日: 2020-01-10
• 公開（公告）號: CN111190453A
• 公開（公告）日: 2020-05-22
• 發(fā)明（設(shè)計）人: 王宇星;曹薇薇
• 申請（專利權(quán)）人: 無錫科技職業(yè)學(xué)院
• 主分類號: G05F1/567
• 分類號: G05F1/567
• 代理公司: 無錫盛陽專利商標事務(wù)所(普通合伙) 32227
• 代理人: 顧吉云

1.一種高電源抑制比基準電路，其包括啟動電路模塊、帶隙基準電路模塊，其特征在于，其還包括預(yù)調(diào)節(jié)電路模塊，所述預(yù)調(diào)節(jié)電路模塊輸入端連接電壓源VDD，所述預(yù)調(diào)節(jié)電路模塊用于形成內(nèi)部穩(wěn)定電壓，產(chǎn)生預(yù)穩(wěn)壓源Vreg，為所述帶隙基準電路模塊供電，所述啟動電路模塊分別與所述帶隙基準電路模塊、預(yù)調(diào)節(jié)電路模塊連接，所述帶隙基準電路模塊采用自偏置電流鏡的電流模結(jié)構(gòu)。

2.根據(jù)權(quán)利要求1所述的一種高電源抑制比基準電路，其特征在于，所述啟動電路包括MOS管MS1，所述MOS管MS1源極分別連接MOS管MS2源極、MOS管MP1、MP2、MP3、MP4、MP5、MP6源極、MOS管MP7、MN10漏極、電容Cc一端，所述MOS管MS1漏極分別連接MOS管MS2柵極、電容Cs一端，所述MOS管MS2漏極分別連接所述MOS管MP1、MN1漏極和柵極、MOS管MN2、MN6、MP6柵極。

3.根據(jù)權(quán)利要求2所述的一種高電源抑制比基準電路，其特征在于，所述帶隙基準電路模塊包括所述MOS管MP1、MP2、MP3、MP4、MN1、MN2、MN3、MN4、MN5、MN6、MN7，所述MOS管MP1柵極分別連接所述MOS管MP2柵極和漏極、MOS管MN2、MN6漏極、MOS管MP3、MP4、MP5柵極，所述MOS管MN1源極連接三極管QB1發(fā)射極，所述MOS管MN2源極連接電阻R1一端，所述電阻R1另一端連接三極管QB2發(fā)射極，所述MOS管MN6源極分別連接MOS管MN3、MN4漏極，所述MOS管MN3源極連接電阻R2一端，所述MOS管MN4源極分別連接三極管QB3發(fā)射極、MOS管MN5源極，所述MOS管MN5基極分別連接所述MOS管MN5漏極、MOS管MN7柵極、MOS管MP3漏極，所述MOS管MN7源極分別連接電容C1一端、電阻R5一端、MOS管MP4漏極。

4.根據(jù)權(quán)利要求3所述的一種高電源抑制比基準電路，其特征在于，所述預(yù)調(diào)節(jié)電路模塊包括所述MOS管MP5、MP6、MP7、MP8，所述MOS管MP5漏極分別連接所述MOS管MN8漏極和柵極、MN9柵極、MOS管MN11柵極，所述MOS管MP6漏極分別連接所述電容Cc另一端、MOS管MN10柵極、MOS管MN9漏極，所述MOS管MN11漏極分別連接所述MOS管MP7柵極、MP8柵極和漏極，所述MOS管MP7源極、MP8源極連接所述電壓源VDD，所述MOS管MN11源極、MOS管MN8、MN9源極、電阻R5另一端、電容C1另一端、三極管QB3基極和集電極、電阻R2另一端、三極管QB2基極和集電極、三極管QB1基極和集電極、電容Cs另一端、MOS管MS1柵極連接后接地。