[發明專利]半導體結構及其形成方法

有效

• 申請號: 202010026810.X
• 申請日: 2020-01-10
• 公開（公告）號: CN113113307B
• 公開（公告）日: 2023-03-07
• 發明（設計）人: 周飛
• 申請（專利權）人: 中芯國際集成電路制造（天津）有限公司;中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/08
• 代理公司: 上海知錦知識產權代理事務所(特殊普通合伙) 31327
• 代理人: 吳凡

一種半導體結構及其形成方法，形成方法包括：提供襯底；在襯底上形成半導體柱；在半導體柱的側壁上形成側墻層；刻蝕側墻層和半導體柱露出的襯底，在襯底中形成凹槽；在凹槽中形成第一摻雜層；形成凹槽后，在半導體柱的頂部形成第二摻雜層。本發明實施側墻層具有厚度，因此側墻層使得凹槽的側壁距離半導體柱的側壁保持一定距離，因此凹槽的側壁距離半導體柱的側壁以及半導體柱的底面均具有一定的距離。第一摻雜層形成在凹槽中，因此第一摻雜層中的摻雜離子不易擴散至半導體柱中，在半導體結構工作時，第一摻雜層的耗盡層不易擴展，有利于改善半導體結構的短溝道效應，從而優化半導體結構的性能。

技術領域

本發明涉及半導體制造領域，尤其涉及一種半導體結構及其形成方法。

背景技術

隨著半導體制造技術的飛速發展，半導體器件朝著更高的元件密度，以及更高集成度的方向發展，半導體工藝節點遵循摩爾定律的發展趨勢不斷減小。晶體管作為最基本的半導體器件目前正被廣泛應用，因此隨著半導體器件的元件密度和集成度的提高，為了適應工藝節點的減小，不得不斷縮短晶體管的溝道長度。

晶體管溝道長度的縮短具有增加芯片的管芯密度，增加開關速度等好處。然而隨著溝道長度的縮短，晶體管源極與漏極間的距離也隨之縮短，柵極對溝道的控制能力變差，使亞閾值漏電(subthreshold leakage)現象，即所謂的短溝道效應(short-channeleffects，SCE)更容易發生，晶體管的溝道漏電流增大。

因此，為了更好的適應器件尺寸按比例縮小的要求，半導體工藝逐漸開始從平面晶體管向具有更高功效的三維立體式的晶體管過渡，如全包圍柵極(Gate-all-around，GAA)晶體管。全包圍柵極晶體管中，柵極從四周包圍溝道所在的區域，與平面晶體管相比，全包圍柵極晶體管的柵極對溝道的控制能力更強，能夠更好的抑制短溝道效應。全包圍柵極晶體管包括橫向全包圍柵極(Lateral Gate-all-around，LGAA)晶體管和垂直全包圍柵極(Vertical Gate-all-around，VGAA)晶體管，其中，VGAA的溝道在垂直于襯底表面的方向上延伸，有利于提高半導體結構的面積利用效率，因此有利于實現更進一步的特征尺寸縮小。

發明內容

本發明實施例解決的問題是提供一種半導體結構及其形成方法，優化半導體結構的電學性能。

為解決上述問題，本發明實施例提供一種半導體結構的形成方法，包括：提供襯底；在所述襯底上形成半導體柱；在所述半導體柱的側壁上形成側墻層；刻蝕所述側墻層和所述半導體柱露出的所述襯底，在所述襯底中形成凹槽；在所述凹槽中形成第一摻雜層；形成所述凹槽后，在所述半導體柱的頂部形成第二摻雜層。

相應的，本發明實施例還提供一種半導體結構，包括：襯底；半導體柱，位于所述襯底上，所述半導體柱包括底部半導體柱和位于所述底部半導體柱上的頂部半導體柱，所述頂部半導體柱在所述襯底的投影位于所述底部半導體柱在所述襯底的投影中，且所述底部半導體柱和所述頂部半導體柱的中心重合；第一摻雜層，位于所述底部半導體柱的側部的所述襯底上；第二摻雜層，位于所述頂部半導體柱的頂部上。

與現有技術相比，本發明實施例的技術方案具有以下優點：

本發明實施例所提供的半導體結構的形成方法中，在所述半導體柱的側壁上形成側墻層，刻蝕所述側墻層和所述半導體柱露出的所述襯底，在所述襯底中形成凹槽，因為所述側墻層具有厚度，因此所述側墻層使得所述凹槽的側壁距離所述半導體柱的側壁保持一定距離，從而所述半導體柱在所述襯底中的投影位于所述凹槽的側壁在所述襯底的投影中，因此所述凹槽的側壁距離所述半導體柱的側壁以及所述半導體柱的底面均具有一定的距離。所述第一摻雜層形成在所述凹槽中，因此所述第一摻雜層中的摻雜離子不易擴散至所述半導體柱中，在半導體結構工作時，所述第一摻雜層的耗盡層不易擴展，有利于改善所述半導體結構的短溝道效應，從而優化半導體結構的性能。

附圖說明

圖1是一種半導體結構的結構示意圖；