[發明專利]一種高速高dv/dt抑制能力的電平位移器電路

有效

• 申請號: 202010026032.4
• 申請日: 2020-01-10
• 公開（公告）號: CN111130533B
• 公開（公告）日: 2023-03-24
• 發明（設計）人: 周澤坤;曹建文;王卓;唐鶴;張波
• 申請（專利權）人: 電子科技大學
• 主分類號: H03K19/0175
• 分類號: H03K19/0175;H03K19/0185;H03K19/017;H03K19/00
• 代理公司: 成都點睛專利代理事務所(普通合伙) 51232
• 代理人: 葛啟函

一種高速高dv/dt抑制能力的電平位移器電路，包括電源軌轉換模塊、數字檢測模塊和RS鎖存模塊，其中電源軌轉換模塊利用LDMOS將低電壓區域的信號轉換至高電平電壓區域，采用低壓MOSFET處理高電壓區域的信號；數字檢測模塊用于檢測電源軌轉換模塊第一輸出端和第二輸出端信號的變化，并迅速將信號傳遞至RS鎖存模塊；RS鎖存模塊用于將輸出信號穩定在設置的電平值，以防受到干擾而發生誤動作。本發明通過數字檢測模塊采樣快通路，對輸入信號始終由快通路先響應并決定輸出的響應速度，提高了電路響應速度；另外本發明在實現高速的同時還實現了零靜態功耗和高dv/dt抑制能力，可以廣泛應用對功耗、速度以及dv/dt抑制能力要求較高的驅動電路中。

技術領域

本發明屬于高壓功率器件的柵驅動技術領域，具體涉及一種高速高dv/dt抑制能力的電平位移器電路。

背景技術

隨著人工智能化以及5G時代的到來，對于供電系統的性能要求越來越高。其中，在供電系統中驅動電路等相關技術是非常關鍵的。在現有的工藝中，高壓LDMOS的寄生效應遠大于低壓MOSFET。因此，在驅動電路的設計中常采用低壓MOSFET。這種做法一方面可以提升驅動性能，另一方面也可以減小芯片面積以節省設計成本。所以，電平位移器成為驅動電路非常關鍵的子模塊。

目前，使用寬禁帶半導體已成為主流，寬禁帶半導體功率器件的擊穿電壓很高并且寄生電容非常小，非常適合應用于高壓高頻場合。所以，對于電平位移器的速度以及dv/dt抑制能力要求越來越高。大部分電平位移器采用LDMOS和交叉耦合結構將輸入邏輯電平轉換至不同電壓區域中，該種方式總會受制于響應較慢通路的速度。也有采用電流型電平位移器，該種方式會存在持續性的靜態電流，不利于低功耗的實現；采用短脈沖電流型的電平位移器可以實現零靜態功耗，但是對于dv/dt抑制能力會被減弱。為了提升其dv/dt抑制能力，通常需要增加額外的輔助電路，這會大大增加電路設計的復雜性，同時會增大功耗以及芯片面積。

發明內容

針對上述傳統電平位移器存在的轉換速度受制于響應較慢通路的速度、靜態電流導致功耗較高、dv/dt抑制能力不強等問題，本發明提出了一種高速高dv/dt抑制能力的電平位移器電路，利用數字檢測模塊采樣快通路，輸入信號的翻轉都是由快通路響應，解決了慢通路對電路響應速度的影響，實現高速的同時也可以實現零靜態功耗，另外在不增加額外復雜的輔助電路情況下，可以具有較高的dv/dt抑制能力。

本發明的技術方案是：

一種高速高dv/dt抑制能力的電平位移器電路，包括電源軌轉換模塊和RS鎖存模塊，

所述電源軌轉換模塊包括第一NLDMOS管、第二NLDMOS管、第一PLDMOS管、第二PLDMOS管、第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管和第一非門，

第一NLDMOS管的柵極連接第一非門的輸入端并作為所述電平位移器電路的輸入端，其漏極連接第一PLDMOS管的漏極，其源極連接第二NLDMOS管的源極并連接低電源軌相對地；

第一非門的電源端和接地端分別連接低電源軌相對電源和低電源軌相對地，其輸出端連接第二NLDMOS管的柵極；

第二PLDMOS管的柵極連接第一PLDMOS管的柵極和高電源軌相對地，其漏極連接第二NLDMOS管的漏極，其源極連接第一PMOS管和第一NMOS管的柵極以及第二PMOS管和第二NMOS管的漏極并作為所述電源軌轉換模塊的第二輸出端；

第一PMOS管的源極連接第二PMOS管的源極和高電源軌相對電源，其漏極連接第一NMOS管的漏極、第一PLDMOS管的源極、第二PMOS管和第二NMOS管的柵極并作為所述電源軌轉換模塊的第一輸出端；

第一NMOS管和第二NMOS管的源極連接高電源軌相對地；

所述電平位移器電路還包括數字檢測模塊，所述數字檢測模塊包括第二非門、第三非門、第一延時單元、第二延時單元、第一與非門和第二與非門，