[發(fā)明專利]一種高速高dv/dt抑制能力的電平位移器電路

有效

• 申請(qǐng)?zhí)枺?/td>: 202010026032.4
• 申請(qǐng)日: 2020-01-10
• 公開（公告）號(hào): CN111130533B
• 公開（公告）日: 2023-03-24
• 發(fā)明（設(shè)計(jì)）人: 周澤坤;曹建文;王卓;唐鶴;張波
• 申請(qǐng)（專利權(quán)）人: 電子科技大學(xué)
• 主分類號(hào): H03K19/0175
• 分類號(hào): H03K19/0175;H03K19/0185;H03K19/017;H03K19/00
• 代理公司: 成都點(diǎn)睛專利代理事務(wù)所(普通合伙) 51232
• 代理人: 葛啟函

1.一種高速高dv/dt抑制能力的電平位移器電路，包括電源軌轉(zhuǎn)換模塊和RS鎖存模塊，

所述電源軌轉(zhuǎn)換模塊包括第一NLDMOS管、第二NLDMOS管、第一PLDMOS管、第二PLDMOS管、第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管和第一非門，

第一NLDMOS管的柵極連接第一非門的輸入端并作為所述電平位移器電路的輸入端，其漏極連接第一PLDMOS管的漏極，其源極連接第二NLDMOS管的源極并連接低電源軌相對(duì)地；

第一非門的電源端和接地端分別連接低電源軌相對(duì)電源和低電源軌相對(duì)地，其輸出端連接第二NLDMOS管的柵極；

第二PLDMOS管的柵極連接第一PLDMOS管的柵極和高電源軌相對(duì)地，其漏極連接第二NLDMOS管的漏極，其源極連接第一PMOS管和第一NMOS管的柵極以及第二PMOS管和第二NMOS管的漏極并作為所述電源軌轉(zhuǎn)換模塊的第二輸出端；

第一PMOS管的源極連接第二PMOS管的源極和高電源軌相對(duì)電源，其漏極連接第一NMOS管的漏極、第一PLDMOS管的源極、第二PMOS管和第二NMOS管的柵極并作為所述電源軌轉(zhuǎn)換模塊的第一輸出端；

第一NMOS管和第二NMOS管的源極連接高電源軌相對(duì)地；

其特征在于，所述電平位移器電路還包括數(shù)字檢測(cè)模塊，所述數(shù)字檢測(cè)模塊包括第二非門、第三非門、第一延時(shí)單元、第二延時(shí)單元、第一與非門和第二與非門，

第二非門的輸入端連接所述電源軌轉(zhuǎn)換模塊的第一輸出端，其輸出端一方面通過所述第一延時(shí)單元后連接第一與非門的第一輸入端，另一方面連接第一與非門的第二輸入端；

第一與非門的輸出端連接所述RS鎖存模塊的S輸入端；

第三非門的輸入端連接所述電源軌轉(zhuǎn)換模塊的第二輸出端，其輸出端一方面通過所述第二延時(shí)單元后連接第二與非門的第一輸入端，另一方面連接第二與非門的第二輸入端；

第二與非門的輸出端連接所述RS鎖存模塊的R輸入端；

所述RS鎖存模塊的輸出端作為所述電平位移電路的輸出端。

2.根據(jù)權(quán)利要求1所述的高速高dv/dt抑制能力的電平位移器電路，其特征在于，所述RS鎖存模塊包括第三與非門和第四與非門，

第四與非門的第一輸入端作為所述RS鎖存模塊的R輸入端，其第二輸入端連接第三與非門的輸出端并作為所述RS鎖存模塊的輸出端，其輸出端連接第三與非門的第一輸入端；

第三與非門的第二輸入端作為所述RS鎖存模塊的S輸入端。

3.根據(jù)權(quán)利要求1或2所述的高速高dv/dt抑制能力的電平位移器電路，其特征在于，所述第一延時(shí)單元包括奇數(shù)個(gè)級(jí)聯(lián)的非門，所述第二延時(shí)單元包括奇數(shù)個(gè)級(jí)聯(lián)的非門。