[發明專利]用于在存儲器系統中編碼和解碼數據的方法和裝置

在審

• 申請號: 202010025433.8
• 申請日: 2020-01-10
• 公開（公告）號: CN111427717A
• 公開（公告）日: 2020-07-17
• 發明（設計）人: A.杜布查克;D.夏皮羅;A.伯曼
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G06F11/10
• 分類號: G06F11/10;G11C29/42
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 邵亞麗

1.一種解碼電路，包括：

Bose-Chaudhuri-Hocquenghem BCH解碼器，包括：

校正子級，用于基于BCH編碼字來生成校正子；

Berlekamp-Massey(BM)級，對所述校正子執行Berlekamp-Massey算法，以生成錯誤位置多項式ELP系數；

Chien級，使用快速傅立葉變換FFT對所述ELP系數執行Chien搜索，以生成錯誤位和迭代信息；以及

幀修復器級，被配置為基于所述迭代信息將所述錯誤位重新排序為按順序的，

其中，所述BCH解碼器使用重新排序的錯誤位解碼所述BCH編碼字。

2.如權利要求1所述的解碼電路，其中，所述Chien級包括：

第一FFT級，對所述ELP系數迭代地執行第一FFT運算，以生成第一結果；

第二FFT級，對所述第一結果迭代地執行第二FFT運算，以生成第二結果；以及

邏輯電路，被配置為從所述第二結果生成所述錯誤位。

3.如權利要求2所述的解碼電路，其中，所述Chien級還包括：

計數器，針對所述第一FFT級的每次迭代而遞增，其中，所述迭代信息是從所述計數器的輸出生成的。

4.如權利要求1所述的解碼電路，還包括：

硬判決緩沖器；

軟判決緩沖器；以及

輸入控制電路，被配置為將硬判決位存儲在所述硬判決緩沖器中并將軟判決位存儲在所述軟判決緩沖器中，

其中，所述BCH編碼字被存儲在所述硬判決位內，用于輸出到所述BCH解碼器。

5.如權利要求4所述的解碼電路，其中，所述解碼電路附加地使用所述軟判決位來解碼所述BCH編碼字。

6.如權利要求4所述的解碼電路，還包括存儲delta校正子的delta校正子存儲器，并且所述BCH解碼器附加地使用所存儲的delta校正子來解碼所述BCH編碼字。

7.如權利要求6所述的解碼電路，還包括delta校正子計算器，其中由所述BCH解碼器成功解碼所述BCH編碼字的結果被輸出到所述delta校正子計算器，用于計算所述delta校正子。

8.如權利要求6所述的解碼電路，還包括Reed-Solomon解碼器，用以校正存儲在所述delta校正子存儲器中的所述delta校正子中的至少一個。

9.如權利要求4所述的解碼電路，其中，所述BCH解碼器從所述軟判決緩沖器讀取所述軟判決位，并且對于所述軟判決位的具有低可靠性的位，所述BCH解碼器以某一概率翻轉所述硬判決位的對應位。

10.如權利要求9所述的解碼電路，還包括生成偽隨機數的偽隨機數發生器，并且所述概率基于所述偽隨機數。

11.如權利要求1所述的解碼電路，還包括輸出緩沖器，被配置為存儲由所述BCH解碼器以預定速率輸出的第一數量的數據。

12.如權利要求11所述的解碼電路，其中，所述輸出緩沖器包括：

偶數存儲器，包括被配置為各自存儲所述第一數量的三倍的多個行；以及

奇數存儲器，包括被配置為各自存儲所述第一數量的三倍的多個行，

其中，所述BCH解碼器繼續向所述偶數存儲器輸出數據，直到所述偶數存儲器滿為止，然后開始向所述奇數存儲器輸出數據。

13.如權利要求12所述的解碼電路，其中，所述輸出緩沖器還包括：

多個2至1第一復用器，其中每個第一復用器接收所述偶數存儲器的一位和所述奇數存儲器的一位，以輸出所述第一數量的三倍；以及

第一FIFO，被配置為接收所述多個2至1第一復用器的輸出。