[發明專利]用于導航雷達回波積累的雙極點積累器及回波積累方法

有效

• 申請號: 202010025406.0
• 申請日: 2020-01-10
• 公開（公告）號: CN111208478B
• 公開（公告）日: 2023-05-12
• 發明（設計）人: 安玉偉;鄭啟生;安陽;程志
• 申請（專利權）人: 深圳市中科海信科技有限公司
• 主分類號: G01S7/292
• 分類號: G01S7/292
• 代理公司: 華進聯合專利商標代理有限公司 44224
• 代理人: 虞凌霄

本發明涉及一種用于導航雷達回波積累的雙極點積累器及回波積累方法，所述雙極點積累器包括：濾波系數譯碼器，用于根據當前積累點數譯出K1和K2；第一乘法器，用于將K1乘以前一周期的輸出距離線；第二乘法器，用于將K2乘以前前一周期的輸出距離線；加法器，用于將當前周期的輸入距離線、第一及第二乘法器的輸出求和；下限幅單元，用于將加法器的輸出下限限幅為零；第一延時單元，用于將當前雷達發射周期的輸出距離線延時一個周期后輸出至第一乘法器；第二延時單元，用于將第一延時單元的輸出延時一個周期后輸出至第二乘法器。本發明的下限幅環節設于反饋環內，去除了單位沖擊響應的尾部振蕩特性，降低了大信號的方位副瓣對于小信號的影響。

技術領域

本發明涉及雷達，特別是涉及一種用于導航雷達回波積累的雙極點積累器，還涉及一種導航雷達回波積累方法。

背景技術

導航雷達在天線掃過點目標時可收到十幾到幾十個回波脈沖，而且幾乎處于同一距離門上(距離門表示回波信號的到達時刻)。為了改進檢測信噪比，通常在檢測前先作回波積累。由于導航雷達屬非相參雷達，故回波積累就是幅度積累。軟件處理或硬件邏輯處理均能實現幅度積累，但軟件處理的耗時較大，加之積累要求的處理算法單一，調整參數少，所以往往采用FPGA(Field?Programmable?Gate?Array，現場可編程邏輯門陣列)邏輯硬件處理方法，積累后的信號才進入到DSP(Digital?Signal?Processing，數字信號處理)系統。

回波積累算法一般有加權滑窗法、雙極點積累器法。加權滑窗法屬非遞歸濾波器類型，N點積累需N條延時線和N個乘法器，硬件開銷較大，尤其當N較大時，延時線需要的存儲容量甚至不能實現。所以，雷達工程上一般常用雙極點積累器。

示例性的雙極點積累器存在一個較大的問題：大的脈沖信號在回波序號方向(方位向)產生副瓣，該副瓣雖然相對于自己的主瓣較小，但可能影響小目標主瓣的檢測。

發明內容

基于此，有必要提供一種能夠消除大信號的方位副瓣對于小信號的影響的用于導航雷達回波積累的雙極點積累器及回波積累方法。

一種用于導航雷達回波積累的雙極點積累器，所述雙極點積累器的下限幅環節設于反饋環內。

在其中一個實施例中，包括：

濾波系數譯碼器，用于根據當前積累點數譯出對應的第一濾波系數和第二濾波系數；

第一乘法器，用于將所述第一濾波系數乘以前一雷達發射周期的輸出距離線；

第二乘法器，用于將所述第二濾波系數乘以前前一雷達發射周期的輸出距離線；

加法器，用于將當前雷達發射周期的輸入距離線、所述第一乘法器的輸出及所述第二乘法器的輸出求和；

下限幅單元，用于將所述加法器的輸出下限幅為零，所述下限幅單元的輸出作為當前雷達發射周期的輸出距離線；

第一延時單元，用于將所述當前雷達發射周期的輸出距離線延時一個雷達發射周期后輸出至所述第一乘法器；

第二延時單元，用于將所述第一延時單元的輸出延時一個雷達發射周期后輸出至所述第二乘法器。

在其中一個實施例中，所述第一濾波系數和第二濾波系數分別是根據雙極點濾波系數的標準計算公式計算出的K1和K2；所述下限幅單元用于判斷所述加法器的輸出是否小于0，若是則所述下限幅單元的輸出為0，否則將所述下限幅單元的輸入作為所述下限幅單元的輸出；所述雙極點積累器通過FPGA實現。

在其中一個實施例中，所述第一濾波系數和第二濾波系數分別是根據雙極點濾波系數的標準計算公式計算出的K1和K2；所述下限幅單元用于將所述加法器的輸出除以二得到減半值，并將所述減半值加上所述減半值的絕對值作為所述下限幅單元的輸出；所述雙極點積累器通過數字信號處理器的矢量運算函數實現。