[發明專利]制造半導體芯片的連接結構和制造半導體封裝件的方法

在審

• 申請號: 202010025247.4
• 申請日: 2020-01-10
• 公開（公告）號: CN111613538A
• 公開（公告）日: 2020-09-01
• 發明（設計）人: 崔圭桭;金成煥;朱昶垠;權柒佑;林榮奎;李晟旭
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L21/48
• 分類號: H01L21/48
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 劉燦強;張紅

1.一種制造半導體芯片的連接結構的方法，所述方法包括：

準備半導體芯片，所述半導體芯片具有其上設置有連接墊的第一表面和與所述第一表面相對的第二表面，并且所述半導體芯片包括設置在所述第一表面上并覆蓋所述連接墊的鈍化層；

在所述半導體芯片的所述第一表面上形成絕緣層，所述絕緣層覆蓋所述鈍化層的至少一部分；

形成穿透所述絕緣層的通路孔以暴露所述鈍化層的至少一部分；

通過去除被所述通路孔暴露的所述鈍化層來暴露所述連接墊的至少一部分；

通過用導電材料填充所述通路孔來形成重新分布過孔；以及

在所述重新分布過孔和所述絕緣層上形成重新分布層。

2.根據權利要求1所述的方法，其中，所述連接墊包括鋁。

3.根據權利要求1所述的方法，其中，所述鈍化層包括氧化物層、氮化物層或者氧化物層和氮化物層的雙層。

4.根據權利要求1所述的方法，其中，所述絕緣層是感光絕緣層。

5.根據權利要求1所述的方法，其中，通過光刻工藝來形成所述通路孔。

6.根據權利要求1所述的方法，其中，執行形成所述通路孔的步驟，使得所述通路孔的內壁具有錐形或圓柱形結構。

7.根據權利要求1所述的方法，其中，在暴露所述連接墊的至少一部分的步驟中，通過干蝕刻來去除所述鈍化層。

8.根據權利要求1所述的方法，其中，在暴露所述連接墊的至少一部分的步驟中，去除所述鈍化層，使得所述鈍化層的側壁具有連接到所述通路孔的內壁的開口。

9.根據權利要求8所述的方法，其中，所述開口的寬度小于或等于所述通路孔的寬度。

10.根據權利要求1所述的方法，所述方法還包括：在準備所述半導體芯片的步驟之前，通過所述半導體芯片的所述連接墊來執行所述半導體芯片的功能測試；以及形成覆蓋所述連接墊的所述鈍化層。

11.根據權利要求10所述的方法，其中，在執行所述半導體芯片的所述功能測試的步驟中，在所述連接墊的表面中形成凹陷。

12.根據權利要求10所述的方法，其中，在形成所述鈍化層的步驟中，將所述鈍化層緊密地附著到所述連接墊的表面。

13.根據權利要求12所述的方法，其中，在執行所述半導體芯片的所述功能測試的步驟中，在所述連接墊的表面中形成凹陷，并且所述鈍化層具有緊密地附著到所述連接墊的所述凹陷的圓弧部。

14.一種制造半導體封裝件的方法，所述方法包括：

準備半導體芯片，所述半導體芯片具有其上設置有連接墊的第一表面和與所述第一表面相對的第二表面，并且所述半導體芯片包括設置在所述第一表面上并覆蓋所述連接墊的鈍化層；

在所述半導體芯片的所述第二表面上形成包封劑，所述包封劑覆蓋所述半導體芯片的至少一部分；

在所述半導體芯片的所述第一表面上形成絕緣層，所述絕緣層覆蓋所述鈍化層的至少一部分；

形成穿透所述絕緣層的通路孔以暴露所述鈍化層的至少一部分；

通過去除被所述通路孔暴露的所述鈍化層來暴露所述連接墊的至少一部分；

通過用導電材料填充所述通路孔來形成重新分布過孔；以及

在所述重新分布過孔和所述絕緣層上形成重新分布層。