[發(fā)明專利]半導(dǎo)體裝置的形成方法

在審

• 申請?zhí)枺?/td>: 202010024867.6
• 申請日: 2020-01-10
• 公開（公告）號: CN111834298A
• 公開（公告）日: 2020-10-27
• 發(fā)明（設(shè)計）人: 吳旭升;劉昌淼;尚慧玲
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234
• 代理公司: 隆天知識產(chǎn)權(quán)代理有限公司 72003
• 代理人: 謝強;黃艷

一種半導(dǎo)體裝置的形成方法包括形成虛置柵極堆疊于半導(dǎo)體基板之上，虛置柵極堆疊具有虛置柵極電極及虛置柵極介電層；形成間隔物元件于虛置柵極堆疊的側(cè)壁之上；部分移除虛置柵極電極以形成凹槽；部分移除間隔物元件以擴大凹槽；移除虛置柵極電極的余留部分以露出虛置柵極介電層；在移除虛置柵極電極的余留部分之后摻雜間隔物元件；移除虛置柵極介電層；以及形成金屬柵極堆疊于凹槽之中。

技術(shù)領(lǐng)域

本發(fā)明實施例涉及一種半導(dǎo)體裝置的形成方法，且特別有關(guān)于一種包括柵極替換的方法。

背景技術(shù)

半導(dǎo)體集成電路(integrated circuit，IC)工業(yè)經(jīng)歷了快速成長。集成電路材料及設(shè)計的技術(shù)進步產(chǎn)生了集成電路世代。每一世代相較于先前的世代具有更小以及更復(fù)雜的電路。

在集成電路發(fā)展的過程中，功能密度(即每一芯片面積的內(nèi)連元件數(shù)目)通常增加，此時幾何尺寸(即可使用制造工藝創(chuàng)造的最小元件(或線))減少。這種按比例縮小的工藝通常通過提高生產(chǎn)效率以及降低相關(guān)成本提供好處。

然而，這些進步亦增加了處理及制造集成電路的復(fù)雜度。由于部件尺寸持續(xù)減少，制造工藝持續(xù)變得更難以進行。因此，以越來越小的尺寸形成可靠的半導(dǎo)體裝置具挑戰(zhàn)性。

發(fā)明內(nèi)容

本發(fā)明實施例包括一種半導(dǎo)體裝置的形成方法，包括形成虛置柵極堆疊于半導(dǎo)體基板之上，虛置柵極堆疊具有虛置柵極電極及虛置柵極介電層；形成間隔物元件于虛置柵極堆疊的側(cè)壁之上；部分移除虛置柵極電極以形成凹槽；部分移除間隔物元件以擴大凹槽；移除虛置柵極電極的余留部分以露出虛置柵極介電層；在移除虛置柵極電極的余留部分之后摻雜間隔物元件；移除虛置柵極介電層；以及形成金屬柵極堆疊于凹槽之中。

附圖說明

以下將配合說明書附圖詳述本發(fā)明實施例。應(yīng)注意的是，各種特征部件并未按照比例繪制且僅用以說明例示。事實上，元件的尺寸可能經(jīng)放大或縮小，以清楚地表現(xiàn)出本發(fā)明實施例的技術(shù)特征。

第1A-1K圖是根據(jù)一些實施例示出形成半導(dǎo)體裝置結(jié)構(gòu)工藝的各階段剖面圖。

圖2是根據(jù)一些實施例示出半導(dǎo)體裝置結(jié)構(gòu)的剖面圖。

圖3是根據(jù)一些實施例示出半導(dǎo)體裝置結(jié)構(gòu)的剖面圖。

圖4是根據(jù)一些實施例示出半導(dǎo)體裝置結(jié)構(gòu)之間隔物元件中的摻質(zhì)濃度的分布圖。

圖5是根據(jù)一些實施例示出半導(dǎo)體裝置結(jié)構(gòu)之間隔物元件中的摻質(zhì)濃度的分布圖。

附圖標記說明：

100～半導(dǎo)體基板

102～鰭狀結(jié)構(gòu)

104～柵極堆疊

106～虛置柵極介電層

108～虛置柵極電極

110～間隔物元件

112～源極/漏極結(jié)構(gòu)

114～蝕刻停止層

116～介電層

118、118’～凹槽

120～氧化層

122～缺陷

123～摻雜作業(yè)

124～摻質(zhì)

126～柵極介電層

128～功函數(shù)層

130～導(dǎo)電填充層

132～金屬柵極堆疊

H₁～深度