[發(fā)明專利]存儲器裝置及其操作方法在審
| 申請?zhí)枺?/td> | 202010022523.1 | 申請日: | 2020-01-09 |
| 公開(公告)號: | CN113110878A | 公開(公告)日: | 2021-07-13 |
| 發(fā)明(設計)人: | 余永暉;王志偉 | 申請(專利權(quán))人: | 瑞昱半導體股份有限公司 |
| 主分類號: | G06F9/38 | 分類號: | G06F9/38;G06F12/0862 |
| 代理公司: | 北京康信知識產(chǎn)權(quán)代理有限責任公司 11240 | 代理人: | 梁小龍 |
| 地址: | 中國臺*** | 國省代碼: | 臺灣;71 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 存儲器 裝置 及其 操作方法 | ||
1.一種存儲器裝置,包含:
一第一存儲器以及一第二存儲器,其中一處理電路的多個參照地址交錯對應于該第一存儲器以及該第二存儲器的多個實際地址;以及
一存取電路,配置以:
自該處理電路接收對應于一參照讀取地址的一讀取指令,以轉(zhuǎn)換該參照讀取地址為該第一存儲器以及該第二存儲器的一實際讀取地址;
同時依照該實際讀取地址以及鄰接于該實際讀取地址后一下一實際讀取地址自該第一存儲器以及該第二存儲器的一第一者讀取一第一組讀取數(shù)據(jù)以及一第二者預先讀取一第二組讀取數(shù)據(jù);
響應該第一組讀取數(shù)據(jù)至該處理電路;以及
在由該處理電路接收對應于一下一參照讀取地址的一下一讀取指令且該下一參照讀取地址對應于該下一實際讀取地址時,響應該第二組讀取數(shù)據(jù)至該處理電路。
2.根據(jù)權(quán)利要求1所述的存儲器裝置,其中,當該下一參照讀取地址對應于該下一實際讀取地址時,該存取電路同時依照一下二實際讀取地址以及一下三實際讀取地址自該第一存儲器以及該第二存儲器的該第一者預先讀取一第三組讀取數(shù)據(jù)以及該第二者預先讀取一第四組讀取數(shù)據(jù);以及
當該下一參照讀取地址不對應于該下一實際讀取地址時,該存取電路依據(jù)該下一參照讀取地址轉(zhuǎn)換所對應的一存儲器讀取地址以及鄰接于該存儲器讀取地址后的一下一存儲器讀取地址,自該第一存儲器以及該第二存儲器的該第一者讀取一第五組讀取數(shù)據(jù)以及該第二者預先讀取一第六組讀取數(shù)據(jù)。
3.根據(jù)權(quán)利要求1所述的存儲器裝置,其中,該讀取指令是自該處理電路以至少一單位頻率接收,該第一組讀取數(shù)據(jù)以及該第二組讀取數(shù)據(jù)是自該第一存儲器以及該第二存儲器以兩個該單位頻率讀取,且該第一組讀取數(shù)據(jù)以及該第二組讀取數(shù)據(jù)是以一該單位頻率由該處理電路讀取。
4.根據(jù)權(quán)利要求1所述的存儲器裝置,還包含一第一讀取緩存器以及一第二讀取緩存器,分別配置以暫存該第一組讀取數(shù)據(jù)以及該第二組讀取數(shù)據(jù)。
5.根據(jù)權(quán)利要求1所述的存儲器裝置,其中,該第一存儲器以及該第二存儲器的實際地址對應一個字組長度的數(shù)據(jù)。
6.根據(jù)權(quán)利要求1所述的存儲器裝置,其中,第M個該第一存儲器的實際地址對應于第2M-1個該處理電路的參照地址,第M個該第二存儲器的實際地址對應于第2M個該處理電路的參照地址,且M為大于或等于1的正整數(shù)。
7.根據(jù)權(quán)利要求1所述的存儲器裝置,其中,該存取電路還配置以自該處理電路接收對應于一參照寫入地址的一寫入指令,以轉(zhuǎn)換該參照寫入地址為該第一存儲器以及該第二存儲器的一實際寫入地址,進一步根據(jù)該寫入指令將一組寫入數(shù)據(jù)寫入該實際寫入地址中。
8.根據(jù)權(quán)利要求6所述的存儲器裝置,其中,寫入指令是自該處理電路以至少一單位頻率接收,寫入數(shù)據(jù)是以兩個該單位頻率寫入。
9.根據(jù)權(quán)利要求1所述的存儲器裝置,其中,該存儲器裝置不包含寫入緩存器。
10.一種存儲器裝置操作方法,包含:
使一存取電路自處理電路接收對應于一參照讀取地址的一讀取指令,以轉(zhuǎn)換該參照讀取地址為一第一存儲器以及一第二存儲器的一實際讀取地址,其中該處理電路的多個參照地址交錯對應于該第一存儲器以及該第二存儲器的多個實際地址;
使該存取電路同時依照該實際讀取地址以及一下一實際讀取地址自該第一存儲器以及該第二存儲器的一第一者讀取一第一組讀取數(shù)據(jù)以及一第二者預先讀取一第二組讀取數(shù)據(jù);
使該存取電路響應該第一組讀取數(shù)據(jù)至該處理電路;以及
使該存取電路在由該處理電路接收對應于一下一參照讀取地址的一下一讀取指令且該下一參照讀取地址對應于該下一實際讀取地址時,響應該第二組讀取數(shù)據(jù)至該處理電路。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于瑞昱半導體股份有限公司,未經(jīng)瑞昱半導體股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202010022523.1/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





