[發(fā)明專(zhuān)利]存儲(chǔ)器元件及其制造方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202010018026.4
• 申請(qǐng)日: 2020-01-08
• 公開(kāi)（公告）號(hào): CN113053906A
• 公開(kāi)（公告）日: 2021-06-29
• 發(fā)明（設(shè)計(jì)）人: 鐘曜安;裘元杰;廖廷豐;劉光文;陳光釗
• 申請(qǐng)（專(zhuān)利權(quán)）人: 旺宏電子股份有限公司
• 主分類(lèi)號(hào): H01L27/11556
• 分類(lèi)號(hào): H01L27/11556;H01L27/11524;H01L27/1157;H01L27/11582
• 代理公司: 中科專(zhuān)利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 任巖

本發(fā)明公開(kāi)了一種存儲(chǔ)器元件及其制造方法。存儲(chǔ)器元件包括一襯底。第一介電層設(shè)置在該襯底上方。多層導(dǎo)電層與多層介電層，交替且水平地設(shè)置在該襯底上。通道柱結(jié)構(gòu)設(shè)置在該襯底上且在該多層導(dǎo)電層與該多層介電層中。該通道柱結(jié)構(gòu)的側(cè)壁與該多層導(dǎo)電層接觸。第二介電層覆蓋在該第一介電層上。導(dǎo)電柱結(jié)構(gòu)在該第一與第二介電層中，相鄰于該通道柱結(jié)構(gòu)，與該多層導(dǎo)電層的其一接觸。該導(dǎo)電柱結(jié)構(gòu)包括一襯絕緣層當(dāng)作外層。

技術(shù)領(lǐng)域

本發(fā)明是有關(guān)于半導(dǎo)體制造，且特別是關(guān)于存儲(chǔ)器元件及其制造方法。

背景技術(shù)

存儲(chǔ)器元件在數(shù)字電子裝置中是屬于必備的部件。當(dāng)電子裝置的處理功能大幅提升的狀況下，其存儲(chǔ)器元件的存儲(chǔ)容量也因應(yīng)要提升，且同時(shí)也要維持縮小存儲(chǔ)器元件尺寸的趨勢(shì)。

因應(yīng)需求，三維的NAND存儲(chǔ)器已有被提出，其是閃存，從二維的NAND存儲(chǔ)器改變成三維的架構(gòu)，其通道層修改為垂直于襯底的垂直通道結(jié)構(gòu)，其是通道柱(channel column)的結(jié)構(gòu)。多層的字線(xiàn)層在垂直于襯底的方向疊置，構(gòu)成一串晶體管。字線(xiàn)層的末端是以類(lèi)似樓梯(staircase)狀的結(jié)構(gòu)，通過(guò)導(dǎo)電柱將字線(xiàn)往上連接到外部的控制電路。如此在三維的架構(gòu)下，晶體管可以往垂直的方向制造，可以提升存儲(chǔ)容量。

然而由于元件面積是有限，因此橫向的二維面積還是需要大幅縮減，對(duì)于大數(shù)量的導(dǎo)電柱結(jié)構(gòu)與通道柱結(jié)構(gòu)是需要高密度配置，而柱之間的距離需要縮小。由于導(dǎo)電柱結(jié)構(gòu)所提供字線(xiàn)層數(shù)大幅增加，導(dǎo)電柱結(jié)構(gòu)與通道柱結(jié)構(gòu)的長(zhǎng)度也因應(yīng)增加能連接到上部的控制電路。

在這種需求下，如何必安排導(dǎo)電柱結(jié)構(gòu)與通道柱結(jié)構(gòu)的配置是需要考慮。

發(fā)明內(nèi)容

本發(fā)明的存儲(chǔ)器元件，在導(dǎo)電柱結(jié)構(gòu)與通道柱結(jié)構(gòu)的制造提出導(dǎo)電柱的結(jié)構(gòu)，在導(dǎo)電柱結(jié)構(gòu)與通道柱結(jié)構(gòu)之間的距離縮小且其長(zhǎng)度大幅增加的需求下，可以有效減少導(dǎo)電柱結(jié)構(gòu)與通道柱結(jié)構(gòu)之間的在末端造成漏電或甚至短路的現(xiàn)象。

于一實(shí)施例，本發(fā)明提供一種存儲(chǔ)器元件包括一襯底。第一介電層設(shè)置在該襯底上方。多層導(dǎo)電層與多層介電層交替且水平地設(shè)置在該襯底上。通道柱結(jié)構(gòu)設(shè)置在該襯底上且在該多層導(dǎo)電層與該多層介電層中。該通道柱結(jié)構(gòu)的側(cè)壁與該多層導(dǎo)電層接觸。第二介電層覆蓋在該第一介電層上。導(dǎo)電柱結(jié)構(gòu)在該第一與第二介電層中，相鄰于該通道柱結(jié)構(gòu)，與該多層導(dǎo)電層的其一接觸。該導(dǎo)電柱結(jié)構(gòu)包括一襯絕緣層當(dāng)作外層。

于一實(shí)施例，對(duì)于所述的存儲(chǔ)器元件，該通道柱結(jié)構(gòu)包括垂直于該襯底的硅柱以及電荷存儲(chǔ)層。電荷存儲(chǔ)層包覆該硅柱。該電荷存儲(chǔ)層與該多層導(dǎo)電層接觸。該硅柱對(duì)應(yīng)每一層該導(dǎo)電層處提一通道。

于一實(shí)施例，對(duì)于所述的存儲(chǔ)器元件，該電荷存儲(chǔ)層是氧化物/氮化物/氧化物的疊層結(jié)構(gòu)。

于一實(shí)施例，對(duì)于所述的存儲(chǔ)器元件，該導(dǎo)電柱結(jié)構(gòu)包括垂直于該襯底的導(dǎo)電中心柱，與該多層導(dǎo)電層中所預(yù)定的其一接觸。該襯絕緣層包覆該導(dǎo)電中心柱，輔助使該導(dǎo)電中心柱與該通道柱結(jié)構(gòu)隔離。

于一實(shí)施例，對(duì)于所述的存儲(chǔ)器元件，該導(dǎo)電中心柱的材料包括鎢、銅、鈷、硅、或是多晶硅。

于一實(shí)施例，對(duì)于所述的存儲(chǔ)器元件，該襯絕緣層是氧化硅、高密度電漿(HDP)介電質(zhì)、四乙氧基硅烷(TEOS)、熱氧化物或高介電常數(shù)介電質(zhì)。

于一實(shí)施例，對(duì)于所述的存儲(chǔ)器元件，該襯絕緣層的上端與該導(dǎo)電中心柱接觸的面是斜曲面。

于一實(shí)施例，對(duì)于所述的存儲(chǔ)器元件，該導(dǎo)電中心柱的底面包含向側(cè)方向凸出的部分。

于一實(shí)施例，對(duì)于所述的存儲(chǔ)器元件，該導(dǎo)電柱結(jié)構(gòu)高于該通道柱結(jié)構(gòu)。

于一實(shí)施例，對(duì)于所述的存儲(chǔ)器元件，該導(dǎo)電柱結(jié)構(gòu)的長(zhǎng)度是3微米或是大于3微米。