[發明專利]半導體裝置和包括該半導體裝置的半導體系統

在審

• 申請號: 202010017886.6
• 申請日: 2020-01-08
• 公開（公告）號: CN111831486A
• 公開（公告）日: 2020-10-27
• 發明（設計）人: 姜在龍
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G06F11/16
• 分類號: G06F11/16
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 許偉群;周曉雨

1.一種半導體系統，包括：

半導體裝置，其包括正常存儲單元陣列和用于修復所述正常存儲單元陣列內的存儲單元之中的缺陷單元的冗余存儲單元陣列，并被配置為將根據從所述冗余存儲單元陣列輸出的讀取數據中的故障位的數目所產生的故障標志輸出到外部；和

主機，其被配置為將與所述讀取數據相對應的地址儲存到多個寄存器組之中的選定的寄存器組中，所述多個寄存器組之中的所述選定的寄存器組與所述故障標志相匹配。

2.根據權利要求1所述的半導體系統，其中，所述半導體裝置被配置為將所述故障標志包括在突發長度中，所述突發長度通過多個數據輸入/輸出焊盤之中的數據輸入/輸出焊盤來輸出。

3.根據權利要求1所述的半導體系統，

其中，所述半導體裝置被配置為將所述故障標志包括在突發長度中，所述突發長度通過多個數據輸入/輸出焊盤之中的數據輸入/輸出焊盤來輸出，以及

其中，所述故障位的數目根據所述故障標志被包括在所述突發長度中的順序而被不同地定義。

4.根據權利要求1所述的半導體系統，其中，所述半導體裝置被配置為通過經由寫入數據與所述讀取數據之間的比較而對故障位的數目進行計數來產生計數信號，并且被配置為通過校正所述計數信號來產生校正計數信號。

5.根據權利要求4所述的半導體系統，其中，所述半導體裝置被配置為將所述校正計數信號作為所述故障標志包括在通過多個數據輸入/輸出焊盤之中的數據輸入/輸出焊盤來輸出的突發長度中。

6.根據權利要求4所述的半導體系統，其中，通過將所述計數信號的多個位之中的除具有高電平的最高有效位之外的其余的位復位到低電平來產生所述校正計數信號。

7.根據權利要求1所述的半導體系統，

其中，所述半導體裝置被配置為通過經由寫入數據與所述讀取數據之間的比較而對故障位的數目進行計數來產生計數信號，以及

其中，所述半導體裝置被配置為通過將所述計數信號的多個位之中的除具有高電平的最高有效位之外的其余的位復位到低電平來產生校正計數信號。

8.根據權利要求1所述的半導體系統，其中，所述半導體裝置還包括：

比較電路，其被配置為通過將寫入數據與所述讀取數據進行比較來產生比較結果信號；

故障位計數器，其被配置為通過對所述比較結果信號進行計數來產生計數信號；和

計數信號校正電路，其被配置為將所述計數信號的多個位之中的除具有高電平的最高有效位之外的其余的位復位到低電平，并且被配置為將包括被復位的所述位的所述計數信號輸出為校正計數信號。

9.根據權利要求1所述的半導體系統，

其中，所述主機被配置為：根據所述故障標志，將與無故障位或最小數目的故障位相對應的地址儲存到所述多個寄存器組的序列之中的第一寄存器組中，

其中，所述主機被配置為：根據所述故障標志，將相比于所述第一寄存器組中所儲存的地址與相對更大數目的故障位相對應的地址儲存到所述多個寄存器組的序列之中的所述第一寄存器組的后續的寄存器組中。

10.根據權利要求1所述的半導體系統，其中，所述主機被配置為：在修復所述正常存儲單元陣列內的存儲單元時，優先利用儲存在所述多個寄存器組的序列之中的第一寄存器組中的地址。

11.根據權利要求1所述的半導體系統，其中，所述故障標志向所述主機指示從所述多個寄存器組中選擇哪個寄存器組來儲存與所述讀取數據中的故障位的數目相對應的地址。