[發明專利]封裝結構

在審

• 申請號: 202010017723.8
• 申請日: 2020-01-08
• 公開（公告）號: CN112151515A
• 公開（公告）日: 2020-12-29
• 發明（設計）人: 陳明發;葉松峯;劉醇鴻;史朝文
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L25/065
• 分類號: H01L25/065;H01L23/31
• 代理公司: 北京派特恩知識產權代理有限公司 11270
• 代理人: 薛恒;王琳

一種封裝結構包括多個堆疊式管芯單元及絕緣封裝體。所述多個堆疊式管芯單元彼此上下堆疊，其中所述多個堆疊式管芯單元中的每一者包括第一半導體管芯、第一結合芯片。所述第一半導體管芯具有多個第一結合墊。所述第一結合芯片堆疊在所述第一半導體管芯上且具有多個第一結合結構。所述多個第一結合結構通過混合結合而結合到所述多個第一結合墊。所述絕緣封裝體包封所述多個堆疊式管芯單元。

技術領域

本公開是涉及一種堆疊結構、封裝結構及其制作方法。

背景技術

例如微處理器、存儲器、光電子器件、混合信號電路及微機電系統等不同組件的高密度集成是一項具有挑戰性的任務。高密度集成的一種可能解決方案是在晶片級上三維堆疊(也稱為三維集成)不同的微電子組件。三維堆疊結構提供了眾多優點，包括內連線的密度更高、內連線的長度減小以及封裝大小或體積減小。

發明內容

本公開實施例的一種封裝結構，包括多個彼此上下堆疊的堆疊式管芯單元。所述多個堆疊式管芯單元中的每一者包括第一半導體管芯、第一結合芯片以及絕緣封裝體。所述第一半導體管芯具有多個第一結合墊。所述第一結合芯片堆疊在所述第一半導體管芯上且具有多個第一結合結構，其中所述多個第一結合結構通過混合結合而結合到所述多個第一結合墊。所述絕緣封裝體包封所述多個堆疊式管芯單元。

附圖說明

結合附圖閱讀以下詳細說明，會最好地理解本發明的各個方面。應注意，根據本行業中的標準慣例，各種特征并非按比例繪制。事實上，為使論述清晰起見，可任意增大或減小各種特征的關鍵尺寸。

圖1A至圖1E是根據本發明一些示例性實施例制作堆疊式管芯單元的方法中的各個階段的示意性剖視圖。

圖2是根據本發明一些其他示例性實施例的堆疊式管芯單元的示意性剖視圖。

圖3是根據本發明一些其他示例性實施例的堆疊式管芯單元的示意性剖視圖。

圖4是根據本發明一些其他示例性實施例的堆疊式管芯單元的示意性俯視圖。

圖5A至圖5D是根據本發明一些其他示例性實施例的各種堆疊式管芯單元的示意性剖視圖。

圖6A至圖6D是根據本發明一些示例性實施例制作封裝結構的方法中的各個階段的示意性剖視圖。

圖7A至圖7D是根據本發明一些其他示例性實施例制作封裝結構的方法中的各個階段的示意性剖視圖。

圖8是根據本發明一些其他示例性實施例的封裝結構的示意性剖視圖。

圖9是根據本發明一些其他示例性實施例的封裝結構的示意性剖視圖。

圖10是根據本發明一些其他示例性實施例的封裝結構的示意性剖視圖。

圖11是根據本發明一些其他示例性實施例的封裝結構的示意性剖視圖。

圖12是根據本發明一些其他示例性實施例的封裝結構的示意性剖視圖。

[符號的說明]

102：第一半導體管芯

103：第二半導體管芯

104A：第一結合芯片

104B：第二結合芯片

104C：第三結合芯片

210：半導體襯底

220、230：導電墊

310：絕緣封裝體

320：導電球

402：載體

404：重布線層