[發明專利]陣列基板的制備方法及陣列基板

在審

• 申請號: 202010015182.5
• 申請日: 2020-01-07
• 公開（公告）號: CN111081633A
• 公開（公告）日: 2020-04-28
• 發明（設計）人: 呂曉文
• 申請（專利權）人: TCL華星光電技術有限公司
• 主分類號: H01L21/77
• 分類號: H01L21/77;H01L27/12
• 代理公司: 深圳紫藤知識產權代理有限公司 44570
• 代理人: 刁文魁

本申請提供一種陣列基板的制備方法及陣列基板，該制備方法包括依次在基板上形成圖案化的第一金屬層、絕緣層、第一半導體層、第二半導體層和第二金屬層，所述第一半導體層的材料為非晶硅或低溫多晶硅，所述第二半導體層的材料為金屬氧化物或低溫多晶硅；其中，位于所述非顯示區的所述圖案化的第一金屬層、所述絕緣層和所述圖案化的第二金屬層，以及所述圖案化的第一半導體層形成GOA驅動電路；位于所述顯示區的所述圖案化的第一金屬層、所述絕緣層和所述圖案化的第二金屬層，以及所述圖案化的第二半導體層形成像素電路。本申請在提高8K 120Hz顯示面板像素充電率的同時，提高了GOA驅動電路中薄膜晶體管器件的穩定性。

技術領域

本申請涉及顯示技術領域，具體涉及一種陣列基板的制備方法及陣列基板。

背景技術

GOA(Gate Driver on Array，集成柵極驅動電路)技術將柵極驅動電路集成在顯示面板的陣列基板上，從而可以省掉柵極驅動集成電路部分，以從材料成本和制作工藝兩方面降低產品成本。隨著薄膜晶體管性能的提升，GOA技術已經普遍應用于顯示面板中。

目前在8K 120Hz顯示面板的制作過程中，陣列基板像素電路中半導體層的材料為a-Si，由于a-Si的遷移率低，導致顯示面板像素充電率較低。另外，GOA驅動電路以IGZO為半導體層的材料時，會大大降低GOA驅動電路中薄膜晶體管器件的穩定性，導致產品良率下降。因此，如何在提高8K 120Hz顯示面板像素充電率的同時，提高GOA驅動電路中薄膜晶體管器件的穩定性是亟待解決的技術問題。

發明內容

本申請提供一種陣列基板的制備方法及陣列基板，以解決現有的8K120Hz顯示面板像素充電率低以及GOA驅動電路中薄膜晶體管器件穩定性差的技術問題。

本申請提供一種陣列基板的制備方法，其包括以下步驟：

提供一基板，所述基板包括顯示區和非顯示區；

在所述基板上形成圖案化的第一金屬層；

在所述圖案化的第一金屬層上形成絕緣層；

在所述絕緣層位于所述非顯示區的部分上形成圖案化的第一半導體層，所述第一半導體層的材料為非晶硅或低溫多晶硅；

在所述絕緣層位于所述顯示區的部分上形成圖案化的第二半導體層，所述第二半導體層的材料為金屬氧化物或低溫多晶硅；

在所述圖案化的第一半導體層和所述圖案化的第二半導體層上形成圖案化的第二金屬層；

其中，位于所述非顯示區的所述圖案化的第一金屬層、所述絕緣層和所述圖案化的第二金屬層，以及所述圖案化的第一半導體層形成GOA驅動電路；位于所述顯示區的所述圖案化的第一金屬層、所述絕緣層和所述圖案化的第二金屬層，以及所述圖案化的第二半導體層形成像素電路。

在本申請的陣列基板的制備方法中，所述第一半導體層的材料為非晶硅。

在本申請的陣列基板的制備方法中，所述第二半導體層的材料為金屬氧化物。

在本申請的陣列基板的制備方法中，所述在所述絕緣層位于所述非顯示區的部分上形成圖案化的第一半導體層的步驟，包括：

采用氣相沉積工藝在所述絕緣層位于所述非顯示區的部分上形成第一半導體層；

對所述第一半導體層進行刻蝕處理，以形成圖案化的所述第一半導體層。

在本申請的陣列基板的制備方法中，所述在所述絕緣層位于所述顯示區的部分上形成圖案化的第二半導體層的步驟，包括：

采用氣相沉積工藝在所述絕緣層位于所述顯示區的部分上形成第二半導體層；

對所述第二半導體層進行刻蝕處理，以形成圖案化的所述第二半導體層。