[發明專利]用于控制處理器的方法、裝置及其處理器

在審

• 申請號: 202010014945.4
• 申請日: 2020-01-07
• 公開（公告）號: CN113157079A
• 公開（公告）日: 2021-07-23
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 上海寒武紀信息科技有限公司
• 主分類號: G06F1/324
• 分類號: G06F1/324
• 代理公司: 北京維昊知識產權代理事務所(普通合伙) 11804
• 代理人: 李波;孫新國

1.一種處理器，包括：

多個處理電路，其中每個處理電路配置用于執行運算操作；

多個時控電路，其中每個時控電路與所述多個處理電路中的對應一個或多個相連接，并且配置用于對連接的所述處理電路的時鐘信號進行調整；以及

控制電路，其配置用于根據指令對部分或全部的多個時控電路進行操控，以便指示所述操控的時控電路對與其相連接的處理電路的時鐘信號進行所述調整。

2.根據權利要求1所述的處理器，其中在對相連接的處理電路的時鐘信號進行調整中，所述時控電路配置用于：

根據所述控制電路的操控來降低所述處理電路的時鐘信號的頻率；或者

根據所述控制電路的操控來升高所述處理電路的時鐘信號的頻率。

3.根據權利要求2所述的處理器，其中在降低或者升高所述時鐘信號的頻率中，所述時控電路配置用于根據所述控制電路的操控來執行：

消除時鐘信號中的至少一個時鐘沿信號，以降低所述時鐘信號的頻率；或者

恢復消除的所述時鐘沿信號，以升高所述時鐘信號的所述頻率。

4.根據權利要求3所述的處理器，其中在消除時鐘信號中的至少一個時鐘沿信號中，所述每個時控電路在所述控制電路的操控下，配置用于使其消除的時鐘沿信號與其他時控電路消除的時鐘沿信號不重疊或者少重疊。

5.根據權利要求4所述的處理器，其中所述消除的時鐘沿信號與其他時控電路消除的時鐘沿信號不重疊或者少重疊包括所述消除的時鐘沿信號與其他時控電路消除的時鐘沿信號以預定的間隔交錯布置。

6.根據權利要求5所述的處理器，進一步包括：

模式電路，其配置用于將多個所述預定的間隔中的每個與一種消除時鐘沿信號的消除模式相關聯，

其中所述控制電路還配置用于根據所述指令來查詢所述模式電路以獲得相應的消除模式，以便確定是否指示所述時控電路操作于所述消除模式。

7.根據權利要求6所述的處理器，其中在確定是否指示所述時控電路操作于所述消除模式中，所述控制電路還配置用于：

將獲得的消除模式與所述時控電路的當前消除模式進行比較，以確定二者是否相同；以及

響應于獲得的消除模式與所述當前消除模式不同，指示所述時控電路將所述當前消除模式改變到所述獲得的消除模式，以對所述處理電路的時鐘信號進行相應的調整。

8.根據權利要求7所述的處理器，其中響應于獲得的消除模式與所述當前消除模式相同，所述控制電路還配置用于：

指示所述時控電路保持在所述當前消除模式。

9.根據權利要求1-8的任意一項所述的處理器，其中在根據所述指令對所述部分或全部的多個時控電路進行操控中，所述控制電路還配置用于：

在對多個處理電路的時鐘信號進行相應的調整前，對操控的多個處理電路執行同步操作。

10.根據權利要求9所述的處理器，其中在所述同步操作中，所述控制電路還配置用于：

確定多個處理電路是否處于空閑狀態；以及

響應于確定所述多個處理電路處于所述空閑狀態，指示對應的多個時控電路對所述多個處理電路的時鐘信號進行相應的調整。

11.根據權利要求10所述的處理器，其中所述指令是接收來自于所述處理器外部輸入的指令。

12.根據權利要求10所述的處理器，其中所述指令是處理器根據待執行的運算模式、數據類型、工作模式中的一項或多項所生成的指令。

13.根據權利要求10所述的處理器，其中所述指令是基于處理器的當前工作負載所生成的指令。

14.一種集成電路裝置，包括根據權利要求1-13的任意一項所述的處理器。

15.一種用于控制處理器的方法，其中所述處理器包括多個處理電路、多個時控電路和控制電路，其中所述處理電路配置用于執行運算操作，并且每個時控電路與對應一個或多個處理電路相連接，所述方法包括：

指示所述控制電路根據指令對部分或全部的多個時控電路進行操控；以及

響應于所述控制電路的操控，指示所述操控的時控電路對與其相連接的處理電路的時鐘信號進行調整。