[發明專利]用于控制處理器的方法、裝置及其處理器

在審

• 申請號: 202010014945.4
• 申請日: 2020-01-07
• 公開（公告）號: CN113157079A
• 公開（公告）日: 2021-07-23
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 上海寒武紀信息科技有限公司
• 主分類號: G06F1/324
• 分類號: G06F1/324
• 代理公司: 北京維昊知識產權代理事務所(普通合伙) 11804
• 代理人: 李波;孫新國

本披露公開了一種用于控制處理器的方法、集成電路裝置及其相應的處理器。其中該處理器可以包括在組合處理裝置的處理裝置中，該組合處理裝置還可以包括通用互聯接口和其他處理裝置。所述處理裝置與其他處理裝置進行交互，共同完成用戶指定的計算操作。組合處理裝置還可以包括存儲裝置，該存儲裝置分別與處理裝置和其他處理裝置連接，用于存儲該處理裝置和其他處理裝置的數據。本披露的方案可以對處理裝置的功耗進行評估，調節功耗開銷大的處理電路，從而改善整個系統的性能。

技術領域

本披露一般地涉及處理器領域。更具體地，本披露涉及一種用于控制處理器的方法、集成電路裝置及其相應的處理器。

背景技術

當前包含運算裝置的板卡可以有多個芯片，每個芯片可以包含若干個計算核簇。在控制板卡功耗時，通常會采集并觀察板卡功耗實際值，直到該功耗值超過設定閾值時才會降低板卡時鐘頻率。這種被動調頻的方式會導致系統對于降低整板功耗的要求響應過慢。另外，盡管可以通過降低板卡時鐘頻率的方式來降低整板功耗，但這也同時降低板卡中各個計算核簇的頻率，尤其是功耗開銷小的計算核簇。進一步，這樣的整板統一降低功耗的方式也會令同一計算核簇中對應的標量計算電路、向量計算電路和輸入輸出電路的性能隨之下降，從而不利于系統設備的虛擬化。

發明內容

為了至少解決在上述背景技術部分所描述的問題，本披露在一個或多個方面中提供如下的技術方案。

在一個方面中，本披露提出了一種處理器包括：多個處理電路，其中每個處理電路配置用于執行運算操作；多個時控電路，其中每個時控電路與所述多個處理電路中的對應一個或多個相連接，并且配置用于對連接的所述處理電路的時鐘信號進行調整；以及控制電路，其配置用于根據指令對部分或全部的多個時控電路進行操控，以便指示所述操控的時控電路對與其相連接的處理電路的時鐘信號進行所述調整。

在另一個方面中，本披露還公開了一種集成電路裝置，包括前述的處理器。

在又一方面中，本披露進一步公開了一種用于控制處理器的方法，其中所述處理器包括多個處理電路、多個時控電路和控制電路，其中所述處理電路配置用于執行運算操作，并且每個時控電路與對應一個或多個處理電路相連接，所述方法包括：指示所述控制電路根據指令對部分或全部的多個時控電路進行操控；以及響應于所述控制電路的操控，指示所述操控的時控電路對與其相連接的處理電路的時鐘信號進行調整。

利用本披露所提出的控制處理器的方法、集成電路裝置及其處理器，通過主動調頻的方式對整板的功耗進行優化調整，既能避免整板功耗過高，又不會對功耗開銷小的其他計算核簇，以及同一個計算核簇內的標量、向量計算電路及輸入輸出電路的性能造成影響。

附圖說明

通過結合附圖，可以更好地理解本發明的上述特征，并且其眾多目的、特征和優點對于本領域技術人員而言是顯而易見的。下面描述中的附圖僅僅是本披露的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可根據這些附圖獲得其他的附圖，其中：

圖1是示出根據本披露實施例的處理器的結構示意圖；

圖2是示出根據本披露實施例的用于控制處理器的方法的流程圖；

圖3是示出根據本披露實施例的用于控制處理器的方法的詳細流程圖；

圖4是示出根據本披露實施例的對時鐘信號進行操控的時序圖；

圖5是示出根據本披露實施例的控制處理器的方法的簡化流程圖；

圖6是示出根據本披露實施例的控制處理器方法的詳細流程圖；

圖7是示出根據本披露實施例的處理器的結構示意圖；

圖8是示出根據本披露實施例的一種組合處理裝置的結構圖；以及

圖9是示出根據本披露實施例的一種板卡的結構示意圖。