[發明專利]低電磁干擾功率器件終端結構的制造工藝

有效

• 申請號: 202010013863.8
• 申請日: 2020-01-07
• 公開（公告）號: CN110854072B
• 公開（公告）日: 2022-11-04
• 發明（設計）人: 蔡少峰;任敏;高巍;李科;陳鳳甫;鄧波;賀勇;蒲俊德
• 申請（專利權）人: 四川立泰電子有限公司
• 主分類號: H01L21/82
• 分類號: H01L21/82;H01L23/552;H01L27/02
• 代理公司: 成都中璽知識產權代理有限公司 51233
• 代理人: 周萍;邢偉

本發明提供了一種低電磁干擾功率器件終端結構的制造工藝，所述工藝制得的終端結構包括：從下至上依次層疊設置的金屬化漏極、第一導電類型半導體襯底和第一導電類型半導體外延層，以及第二導電類型半導體主結、第二導電類型半導體等位環、第一導電類型截止環、第二導電類型半導體場限環、第一介質層、第二介質層、第三介質層、導電場板、電阻和金屬化源極。本發明能夠在場限環和場板之間引入HK介質層，由半導體場限環、HK介質層和場板構成MIS電容結構，并與相鄰的多晶硅電阻串聯，從而在源極和漏極高電位之間形成了RC吸收網絡，能夠有效抑制功率器件在快速開關中產生的dv/dt和di/dt，緩解EMI噪聲。

技術領域

本發明涉及功率半導體器件領域，具體來講，涉及一種功率器件終端結構的制造工藝。

背景技術

通常，功率器件的典型應用環境是開關電源，為滿足開關電源小型化需求，其本身的開關頻率和功率密度不斷提高，模塊化和功能集成可以提高電子元器件的功率密度，但也會產生越來越復雜的內部電磁境。功率器件在快速開關轉換狀態下，其電壓和電流在短時間內急劇變化，產生高的dv/dt和di/dt，成為一個很強的電磁干擾源。

在電磁干擾（EMI）抑制技術方面，一是從電路傳導途徑方面來減弱高頻高幅值的電磁干擾，例如通過EMI濾波器的設計，可有效抑制共模干擾和差模干擾，但只能局限于濾除某一頻段內的高頻雜波。二是從器件設計方面改善寄生電容，但容易增大器件開關損耗或增加器件工藝步驟。

發明內容

本發明的目的在于解決現有技術存在的上述不足中的至少一項。

為了實現上述目的，本發明的目的之一在于提供一種制造具有降低電磁干擾的功率器件終端結構的方法。此外，本發明的另一目的在于不僅能夠提供一種制造具有降低電磁干擾的功率器件終端結構的方法，而且使該方法具有良好的兼容性。

為了實現上述目的，本發明提供了一種低電磁干擾功率器件終端結構的制造工藝，其特征在于，所述制造工藝包括以下步驟：在第一導電類型半導體襯底上生長第一導電類型半導體外延層；旋轉涂光刻膠，曝光顯影后帶膠注入第二導電類型離子或該種離子化合物，去膠，清洗后在擴散爐中通過高溫擴散推結，激活雜質以在所述第一導電類型半導體外延層上部形成第二導電類型半導體主結、第二導電類型半導體等位環和第二導電類型半導體場限環；去膠清洗，再旋轉涂光刻膠，曝光顯影，帶膠注入第一導電類型離子或第一導電類型離子的化合物，去膠清洗后在擴散爐中通過高溫擴散推結，雜質激活以在所述第一導電類型半導體外延層上部遠離第二導電類型半導體主結的遠端一側形成第一導電類型截止環；淀積形成HK柵介質薄膜，沉積形成場板膜；光刻、腐蝕，分別去掉多余的HK柵介質薄膜和場板膜以相應形成多個彼此相隔的第一介質層、以及導電場板，以使所述多個彼此相隔的第一介質層分別覆蓋第二導電類型半導體等位環、第一導電類型截止環、以及第二導電類型半導體場限環的上表面，且每個第一介質層上表面上相應覆蓋有一個導電場板；在所述多個彼此相隔的第一介質層中每兩個第一介質層之間淀積一個第二介質層；在每個第二介質層上形成一個電阻，將彼此相鄰的電阻與導電場板串聯電連接；將第三介質層覆蓋在所有電阻的上表面和所有導電場板的上表面上；金屬化以形成金屬化源極和金屬化漏極，其中，所述金屬化源極位于第二導電類型半導體主結上方且二者直接接觸，金屬化漏極形成在第一導電類型半導體襯底的未生長第一導電類型半導體外延層的一面。

與現有技術相比，本發明的有益效果包括：能夠在場限環和場板之間引入HK介質層，由半導體場限環、HK介質層和場板構成MIS電容結構，并與相鄰的多晶硅電阻串聯，從而在源極和漏極高電位之間形成了RC吸收網絡，能夠有效抑制功率器件在快速開關中產生的dv/dt和di/dt，緩解EMI噪聲。

附圖說明

圖1示出了本發明的低電磁干擾功率器件終端結構制造工藝的一個示例性實施例的流程示意圖。

圖2示出了圖1所制得的低電磁干擾功率器件終端結構的結構示意圖。

圖3示出了圖2的低電磁干擾功率器件終端結構的RC網絡等效電路圖。