[發明專利]低電磁干擾功率器件終端結構的制造工藝

有效

• 申請號: 202010013863.8
• 申請日: 2020-01-07
• 公開（公告）號: CN110854072B
• 公開（公告）日: 2022-11-04
• 發明（設計）人: 蔡少峰;任敏;高巍;李科;陳鳳甫;鄧波;賀勇;蒲俊德
• 申請（專利權）人: 四川立泰電子有限公司
• 主分類號: H01L21/82
• 分類號: H01L21/82;H01L23/552;H01L27/02
• 代理公司: 成都中璽知識產權代理有限公司 51233
• 代理人: 周萍;邢偉

1.一種低電磁干擾功率器件終端結構的制造工藝，其特征在于，所述制造工藝包括以下步驟：

S01，在第一導電類型半導體襯底上生長第一導電類型半導體外延層，所述第一導電類型半導體襯底的摻雜程度大于第一導電類型半導體外延層，且第一導電類型半導體襯底的典型濃度為1×10¹⁹cm^-3～1×10²⁰cm^-3，第一導電類型半導體外延層的典型濃度為1×10¹⁵cm^-3～1×10¹⁶cm^-3；所述第一導電類型半導體外延層具有預定耐壓要求和預定厚度，預定耐壓要求為耐600V以上，預定厚度為30um～40um范圍的厚度；

S02，旋轉涂光刻膠，曝光顯影后帶膠注入第二導電類型離子或第二導電類型離子化合物，去膠，清洗后在擴散爐中通過高溫擴散推結，激活雜質以在所述第一導電類型半導體外延層上部形成第二導電類型半導體主結、第二導電類型半導體等位環和第二導電類型半導體場限環，且第二導電類型半導體主結和第二導電類型半導體場限環同時擴散形成；

S03，去膠清洗，再旋轉涂光刻膠，曝光顯影，帶膠注入第一導電類型離子或第一導電類型離子的化合物，去膠清洗后在擴散爐中通過高溫擴散推結，雜質激活以在所述第一導電類型半導體外延層上部遠離第二導電類型半導體主結的遠端一側形成第一導電類型截止環；

S04，淀積形成HK柵介質薄膜，沉積形成場板膜，對場板膜進行p型的本底摻雜，隨后進行n型補償摻雜后，以得到凈p型摻雜的場板膜，其中，p型本底摻雜濃度不超過5×10¹⁹cm^-3，n型補償摻雜濃度不超過3×10¹⁸cm^-3；

S05，光刻、腐蝕，分別去掉多余的HK柵介質薄膜和場板膜以相應形成多個彼此相隔的第一介質層、以及導電場板，以使所述多個彼此相隔的第一介質層分別覆蓋第二導電類型半導體等位環、第一導電類型截止環、以及第二導電類型半導體場限環的上表面，且每個第一介質層上表面上相應覆蓋有一個導電場板；所述第二導電類型半導體場限環的數量為一個或彼此相隔的兩個以上，所述第一介質層的介電常數高于二氧化硅；

S06，在所述多個彼此相隔的第一介質層中每兩個第一介質層之間淀積一個第二介質層；所述第二介質層的厚度范圍為0.5um～2um，且第二介質層的厚度大于第一介質層；

S07，在每個第二介質層上形成一個電阻，將彼此相鄰的電阻與導電場板串聯電連接；

S08，將第三介質層覆蓋在所有電阻的上表面和所有導電場板的上表面上；

S09，金屬化以形成金屬化源極和金屬化漏極，其中，所述金屬化源極位于第二導電類型半導體主結上方且二者直接接觸，金屬化漏極形成在第一導電類型半導體襯底的未生長第一導電類型半導體外延層的一面；

所述制造工藝所得到的低電磁干擾功率器件終端結構包括：從下至上依次層疊設置的金屬化漏極、第一導電類型半導體襯底和第一導電類型半導體外延層，以及第二導電類型半導體主結、第二導電類型半導體等位環、第一導電類型截止環、第二導電類型半導體場限環、第一介質層、第二介質層、第三介質層、導電場板、電阻和金屬化源極，其中，

第二導電類型半導體主結、第二導電類型半導體等位環和第一導電類型截止環設置在所述第一導電類型半導體外延層上部，且所述第二導電類型半導體主結與位于其正上方的金屬化源極直接接觸，所述第二導電類型半導體等位環與所述第二導電類型半導體主結相接觸，所述第一導電類型截止環位于遠離第二導電類型半導體主結的遠端一側；

所述第二導電類型半導體場限環設置在第一導電類型半導體外延層上部且位于所述第二導電類型半導體等位環與第一導電類型截止環之間；且所述第二導電類型半導體場限環的數量為兩個以上；

多個彼此相隔的第一介質層分別覆蓋等位環、截止環、以及第二導電類型半導體場限環的上表面，且每個第一介質層上表面上相應覆蓋有一個導電場板，同時所述多個彼此相隔的第一介質層中每兩個第一介質層之間設置有一個所述第二介質層，每個第二介質層上表面相應形成一個電阻，以在每兩個相鄰的所述導電場板之間形成一個電阻，并且，彼此相鄰的電阻與導電場板之間串聯電連接；

第三介質層覆蓋所有電阻的上表面和所有導電場板的上表面。