[發明專利]半導體封裝件

在審

• 申請號: 202010013403.5
• 申請日: 2020-01-07
• 公開（公告）號: CN112018102A
• 公開（公告）日: 2020-12-01
• 發明（設計）人: 李相吉;金昭映;安秀雄
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L25/18
• 分類號: H01L25/18;H01L25/065
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 尹淑梅;陳亞男

公開了一種半導體封裝件，該半導體封裝件包括：邏輯裸片，安裝在中間基底上；以及存儲器堆疊結構，與邏輯裸片并排設置。存儲器堆疊結構包括：緩沖裸片，安裝在中間基底上；以及多個存儲器裸片，堆疊在緩沖裸片上。緩沖裸片具有面對中間基底的第一表面和面對所述多個存儲器裸片的第二表面。第二表面上的數據端子的數量大于第一表面上的連接端子的數量。

本申請基于在2019年5月30日在韓國知識產權局提交的第10-2019-0063579號韓國專利申請并且要求該韓國專利申請的優先權，該申請的全部內容通過引用包含于此。

技術領域

公開涉及一種半導體封裝件，更具體地，涉及一種其中邏輯裸片和存儲器堆疊結構并排設置的半導體封裝件。

背景技術

在半導體產業中，已經需求高容量、薄型且小尺寸的半導體裝置以及使用半導體裝置的電子產品，因此已經提出各種封裝技術。半導體封裝件設置為使集成電路芯片實施為符合在電子產品中的使用。半導體封裝件通常被構造成使得半導體芯片安裝在印刷電路板(PCB)上，并且接合線或凸塊被用于將半導體芯片電連接到印刷電路板。隨著電子產業的發展，電子產品對高性能、高速度且緊湊尺寸的需求不斷增加。

發明內容

公開的某些示例實施例提供了一種具有改善的電特性和提高的操作速度的半導體封裝件。

根據公開的一方面，提供了一種半導體封裝件，該半導體封裝件包括：邏輯裸片，設置在中間基底上；存儲器堆疊結構，與邏輯裸片相鄰設置，其中，存儲器堆疊結構包括設置在中間基底上的緩沖裸片以及堆疊在緩沖裸片上的多個存儲器裸片，其中，緩沖裸片具有面對中間基底的第一表面和面對所述多個存儲器裸片的第二表面，其中，第二表面上的數據端子的數量大于第一表面上的連接端子的數量。

根據公開的另一方面，提供了一種半導體封裝件，該半導體封裝件包括：邏輯裸片，設置在中間基底上；存儲器堆疊結構，與邏輯裸片相鄰設置，其中，存儲器堆疊結構包括設置在中間基底上的緩沖裸片以及堆疊在緩沖裸片上的多個存儲器裸片，其中，緩沖裸片包括活性層，活性層包括設置在第一基底上的第一活性圖案、設置在第一基底上并被構造為限定第一活性圖案的第一器件隔離層以及設置在第一活性圖案的溝道上的第一柵電極，其中，第一活性圖案的溝道位于高于第一器件隔離層的上表面的位置。

根據公開的另一方面，提供了一種半導體封裝件，該半導體封裝件包括：邏輯裸片，設置在中間基底上；存儲器堆疊結構，與邏輯裸片相鄰設置，其中，存儲器堆疊結構包括設置在中間基底上的緩沖裸片以及設置在緩沖裸片上的存儲器裸片，其中，緩沖裸片與存儲器裸片之間的凸塊數量大于緩沖裸片與中間基底之間的凸塊數量。

附圖說明

通過參照附圖描述本公開的某些實施例，本公開的以上和/或其他方面將更加明顯，在附圖中：

圖1示出了示出根據公開的實施例的半導體封裝件的平面圖。

圖2示出了沿著圖1的線I-I′截取的剖視圖。

圖3示出了示出圖2的部分M和N的放大剖視圖。

圖4示出了圖2中的部分M和N的放大剖視圖，示出了根據公開的實施例的半導體封裝件。

圖5示出了沿著圖1的線I-I′截取的剖視圖，示出了根據公開的實施例的半導體封裝件。

具體實施方式

圖1示出了示出根據公開的實施例的半導體封裝件的平面圖。圖2示出了沿著圖1的線I-I′截取的剖視圖。圖3示出了示出圖2的部分M和N的放大剖視圖。