[發明專利]半導體封裝件

在審

• 申請號: 202010013212.9
• 申請日: 2020-01-07
• 公開（公告）號: CN111415911A
• 公開（公告）日: 2020-07-14
• 發明（設計）人: 李榮官;許榮植;曹正鉉;韓泰熙;金鐘錄
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/498;H01L25/07
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 李雪雪;王秀君

本發明提供一種半導體封裝件，所述半導體封裝件可包括：連接結構，包括絕緣構件、多個第一墊、多個第二墊和重新分布層，所述絕緣構件包括具有凹槽部的第一表面和與所述第一表面背對的第二表面，所述多個第一墊設置在所述凹槽部的底表面上，所述多個第二墊嵌在所述絕緣構件的所述第二表面中，所述重新分布層設置在所述多個第一墊與所述多個第二墊之間并且連接到所述多個第一墊和所述多個第二墊；半導體芯片，設置在所述絕緣構件的所述第一表面上，并且具有分別電連接到所述多個第一墊的多個連接電極；以及鈍化層，設置在所述絕緣構件的所述第二表面上，并且具有分別使所述多個第二墊暴露的多個開口。

本申請要求于2019年1月8日在韓國知識產權局提交的第10-2019-0002421號韓國專利申請的優先權的權益，所述韓國專利申請的公開內容通過引用被全部包含于此。

技術領域

本公開涉及一種半導體封裝件。

背景技術

隨著器件(set)規格的提高和/或高帶寬存儲器(HBM)的使用，芯片間中介體(interposer)市場已經增大。目前，已主要將硅用作中介體的材料，但為了增大面積并降低成本，已經進行了玻璃或有機物的開發。

另外，已經要求半導體封裝件具有小尺寸和高可靠性。然而，當半導體芯片的厚度或包封劑的厚度減小時，存在將發生組裝良率問題和半導體封裝件的特性將劣化的風險。因此，已經需要通過減小與基板部對應的連接結構的厚度來使半導體封裝件具有小尺寸。

發明內容

本公開的一方面可提供一種能夠具有小尺寸和高可靠性(例如，板級可靠性)的半導體封裝件。

根據本公開的一方面，一種半導體封裝件可包括：連接結構，包括絕緣構件、多個第一墊、多個第二墊和重新分布層，所述絕緣構件包括具有凹槽部的第一表面和與所述第一表面背對的第二表面，所述多個第一墊設置在所述凹槽部的底表面上，所述多個第二墊嵌在所述絕緣構件的所述第二表面中，所述重新分布層設置在所述多個第一墊與所述多個第二墊之間并且連接到所述多個第一墊和所述多個第二墊；半導體芯片，設置在所述絕緣構件的所述第一表面上，并且具有分別電連接到所述多個第一墊的多個連接電極；以及鈍化層，設置在所述絕緣構件的所述第二表面上，并且具有分別使所述多個第二墊暴露的多個開口。

根據本公開的另一方面，一種半導體封裝件可包括：連接結構，包括絕緣構件、多個結合墊和重新分布層，所述絕緣構件包括具有凹槽部的第一表面和與所述第一表面背對的第二表面，所述多個結合墊設置在所述凹槽部的底表面上，所述重新分布層設置在所述絕緣構件中并且連接到所述多個結合墊；至少一個半導體芯片，設置在所述絕緣構件的所述第一表面上并且具有通過引線而分別連接到所述多個結合墊的多個連接電極；包封劑，設置在所述絕緣構件的所述第一表面上并且包封所述至少一個半導體芯片；多個凸塊下金屬(UBM)墊，電連接到所述重新分布層并且嵌在所述絕緣構件的所述第二表面中；以及鈍化層，設置在所述絕緣構件的所述第二表面上，具有分別使所述多個UBM暴露的多個開口，并且包括與所述絕緣構件的絕緣材料不同的絕緣材料。

附圖說明

通過以下結合附圖進行的詳細描述，本公開的以上和其他方面、特征和優點將被更清楚地理解，在附圖中：

圖1是示出電子裝置系統的示例的示意性框圖；

圖2是示出電子裝置的示例的示意性透視圖；

圖3是示出三維(3D)球柵陣列(BGA)封裝件安裝在電子裝置的主板上的情況的示意性截面圖；

圖4是示出2.5D硅中介體封裝件安裝在主板上的情況的示意性截面圖；

圖5是示出2.5D有機中介體封裝件安裝在主板上的情況的示意性截面圖；

圖6是示出根據本公開中的示例性實施例的半導體封裝件的示意性截面圖；