[發明專利]一種半導體器件及其制備方法、集成電路及電子設備

在審

• 申請號: 202010010654.8
• 申請日: 2020-01-06
• 公開（公告）號: CN111180519A
• 公開（公告）日: 2020-05-19
• 發明（設計）人: 李永亮;程曉紅;李俊杰;馬雪麗;楊紅;王曉磊;羅軍;王文武
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L29/08;H01L29/06;H01L27/088
• 代理公司: 北京知迪知識產權代理有限公司 11628
• 代理人: 王勝利

1.一種半導體器件，其特征在于，包括：

襯底，

形成在襯底表面的有源層；所述有源層具有第一面狀有源部、第二面狀有源部以及用于連接的至少一條鰭狀有源部；

覆蓋在所述第一面狀有源部背離襯底表面的源極；

覆蓋在所述第二面狀有源部背離襯底表面的漏極；

以及形成在所述至少一條鰭狀有源部和所述襯底上的柵堆疊結構。

2.根據權利要求1所述的半導體器件，其特征在于，所述半導體器件還包括：

第一內側墻，所述第一內側墻的第一側面臨近所述第一面狀有源部和所述源極，所述第一內側墻的第二側面臨近所述柵堆疊結構；和/或，

第二內側墻，所述第二內側墻的第一側面臨近所述第二面狀有源部和所述漏極，所述第二內側墻的第二側面臨近所述柵堆疊結構。

3.根據權利要求2所述的半導體器件，其特征在于，所述第一內側墻的高度大于或等于所述第一面狀有源部和所述源極的總厚度；所述第一內側墻的高度方向、所述第一面狀有源部的厚度方向和所述源極的厚度方向均相同；

所述第二內側墻的高度大于或等于所述第二面狀有源部和漏極的總厚度；所述第二內側墻的高度方向、所述第二面狀有源部的厚度方向和所述漏極的厚度方向均相同。

4.根據權利要求1～3任一項所述的半導體器件，其特征在于，所述第一面狀有源部、所述第二面狀有源部和每個所述鰭狀有源部均為單層膜。

5.根據權利要求1～3任一項所述的半導體器件，其特征在于，所述第一面狀有源部、所述第二面狀有源部和每個所述鰭狀有源部均包括：

形成在所述襯底上方的M個疊層有源膜，每個所述疊層有源膜均包括沿著背離所述襯底的方向層疊在一起的第一有源膜和第二有源膜，M為大于或等于1的整數。

6.根據權利要求5所述的半導體器件，其特征在于，所述第一有源膜所含有的材料和所述第二有源膜所含有的材料不同；和/或，

所述第一有源膜所含有的材料為Si或Si_1-xGe_x，0x≤1；和/或，

所述第二有源膜所含有的材料為Si或Si_1-xGe_x，0x≤1。

7.根據權利要求1～3任一項所述的半導體器件，其特征在于，所述半導體器件還包括：

形成在所述源極背離所述襯底表面的第一導電接觸層；和/或，

形成在所述漏極背離所述襯底表面的第二導電接觸層。

8.根據權利要求7所述的半導體器件，其特征在于，所述第一導電接觸層和所述第二導電接觸層所含有的材料均為Ni_1-aSi_a、Ti_1-bSi_b、Co_1-cSi_c、Ni_1-d-eSi_dGe_e、Ti_1-f-gSi_fGe_g、Co_1-h-iSi_hGe_i、Ni_1-jGe_j、Ti_1-kGe_k、Co_1-mGe_m中一種或多種，0a1，0b1，0c1，0d1，0e1，0f1，0g1，0h1，0i1，0j1，0k1，0m1。

9.根據權利要求1～3任一項所述的半導體器件，其特征在于，所述半導體器件還包括：

形成在所述源極背離所述襯底表面上的第一介電層；和/或，

形成在所述漏極背離所述襯底表面上的第二介電層。