[發明專利]一種半導體器件及其制備方法、集成電路及電子設備

在審

• 申請號: 202010010654.8
• 申請日: 2020-01-06
• 公開（公告）號: CN111180519A
• 公開（公告）日: 2020-05-19
• 發明（設計）人: 李永亮;程曉紅;李俊杰;馬雪麗;楊紅;王曉磊;羅軍;王文武
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L29/08;H01L29/06;H01L27/088
• 代理公司: 北京知迪知識產權代理有限公司 11628
• 代理人: 王勝利

本發明公開了一種半導體器件及其制備方法、集成電路及電子設備。涉及半導體技術領域，以降低源極或漏極的串聯電阻和接觸電阻，提高半導體器件性能。所述半導體器件包括襯底、有源層、源極、漏極和柵堆疊結構；其中，有源層形成在襯底的表面；有源層具有第一面狀有源部、第二面狀有源部以及用于連接的至少一條鰭狀有源部；源極覆蓋在第一面狀有源部背離襯底的表面；漏極覆蓋在第二面狀有源部背離襯底的表面；柵堆疊結構形成在至少一條鰭狀有源部和襯底上。所述半導體器件的制備方法用于制備所述半導體器件。所述集成電路包括上述半導體器件。本發明提供的半導體器件用于電子設備。

技術領域

本發明涉及半導體技術領域，具體涉及一種半導體器件及其制備方法、集成電路及電子設備。

背景技術

鰭式場效應晶體管(Fin Field-Effect Transistor，縮寫為FinFET)是一種新的互補式金氧半導體晶體管，可以增大工作電流，降低短溝道效應，因此，FinFET器件具有良好的柵控能力，具有廣泛的應用前景。

但是，FinFET器件中源/漏區對應的串聯電阻和接觸電阻較大。

發明內容

本發明的目的在于提供一種半導體器件及其制備方法、集成電路及電子設備，以減小FinFET器件中源/漏區對應的串聯電阻和接觸電阻。

為了達到上述目的，本發明提供了一種半導體器件。該半導體器件，包括：

襯底，

形成在襯底表面的有源層；有源層具有第一面狀有源部、第二面狀有源部以及用于連接的至少一條鰭狀有源部；

覆蓋在第一面狀有源部背離襯底表面的源極；

覆蓋在第二面狀有源部背離襯底表面的漏極；

以及形成在至少一條鰭狀有源部和襯底上的柵堆疊結構。

與現有技術相比，本發明提供的半導體器件具有如下有益效果：

本發明提供的半導體器件中，源極覆蓋在有源層的第一面狀有源部表面，漏極覆蓋在有源層的第二面狀有源部表面，二者均未形成在若干彼此分離的Fin結構中，從而能夠降低若干源極或漏極各自的串聯電阻；同時，能夠降低源極或漏極，與金屬引線之間的接觸電阻，從而提高半導體器件性能。

進一步地，半導體器件還包括：

第一內側墻，第一內側墻的第一側面臨近第一面狀有源部和源極，第一內側墻的第二側面臨近柵堆疊結構；和/或，

第二內側墻，第二內側墻的第一側面臨近第二面狀有源部和漏極，第二內側墻的第二側面臨近柵堆疊結構。

進一步地，第一內側墻的高度大于或等于第一面狀有源部和源極的總厚度；第一內側墻的高度方向、第一面狀有源部的厚度方向和源極的厚度方向均相同；

第二內側墻的高度大于或等于第二面狀有源部和漏極的總厚度；第二內側墻的高度方向、第二面狀有源部的厚度方向和漏極的厚度方向均相同。

進一步地，第一面狀有源部、第二面狀有源部和每個鰭狀有源部均為單層膜。

進一步地，第一面狀有源部、第二面狀有源部和每個鰭狀有源部均包括：

形成在襯底上方的M個疊層有源膜，每個疊層有源膜均包括沿著背離襯底的方向層疊在一起的第一有源膜和第二有源膜，M為大于或等于1的整數。

進一步地，第一有源膜所含有的材料和第二有源膜所含有的材料不同；和/或，

第一有源膜所含有的材料為Si或Si_1-xGe_x，0x≤1；和/或，