[發明專利]半導體存儲裝置

在審

• 申請號: 202010010242.4
• 申請日: 2020-01-06
• 公開（公告）號: CN112510050A
• 公開（公告）日: 2021-03-16
• 發明（設計）人: 原島弘光;亀田靖
• 申請（專利權）人: 鎧俠股份有限公司
• 主分類號: H01L27/11519
• 分類號: H01L27/11519;H01L27/11524;H01L27/11529;H01L27/11556;H01L27/11565;H01L27/1157;H01L27/11573;H01L27/11582
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 楊林勳

1.一種半導體存儲裝置，具備第1芯片及第2芯片，該第1芯片包含：多個存儲單元，設置在第1襯底；

多個第1焊墊，設置在所述第1襯底上，且以包圍所述多個存儲單元的方式配置；及

第1導電層，設置在所述第1襯底上，且電連接于所述第1焊墊；

該第2芯片包含：第1電路，設置在第2襯底；

多個第2焊墊，設置在所述第2襯底上，且以包圍所述第1電路的方式配置；及

第2導電層，設置在所述第2襯底上，且電連接于所述第2焊墊；

所述第1芯片的所述第1焊墊與所述第2芯片的所述第2焊墊以對向的方式貼合。

2.根據權利要求1所述的半導體存儲裝置，其中所述第1焊墊、所述第1導電層、所述第2焊墊、及所述第2導電層構成TEG(test element group，測試元件組)。

3.根據權利要求1或2所述的半導體存儲裝置，其中所述第1焊墊、所述第1導電層、所述第2焊墊、及所述第2導電層構成與所述存儲單元及所述第1電路電絕緣的用于測試的圖案。

4.根據權利要求1所述的半導體存儲裝置，其中所述第1焊墊設置在所述第1芯片的端部附近，所述第2焊墊設置在所述第2芯片的端部附近。

5.根據權利要求1所述的半導體存儲裝置，其中所述第1芯片更具備設置在與所述第1焊墊為相反側的面的多個第3焊墊，且

所述第3焊墊電連接于所述第1焊墊。

6.根據權利要求5所述的半導體存儲裝置，其中使用所述第3焊墊測定電阻，而檢測所述第1焊墊與所述第2焊墊之間的剝離。

7.根據權利要求1所述的半導體存儲裝置，其中所述第1芯片更具備：多個第3焊墊，以包圍所述第1焊墊的方式與所述第1焊墊鄰接地配置在所述第1襯底上；及第3導電層，設置在所述第1襯底上且電連接于所述第3焊墊；且

所述第2芯片更具備：多個第4焊墊，以包圍所述第2焊墊的方式與所述第2焊墊鄰接地配置在所述第2襯底上；及第4導電層，設置在所述第2襯底上且電連接于所述第4焊墊。

8.根據權利要求7所述的半導體存儲裝置，其中所述第1芯片更具備設置在與所述第3焊墊為相反側的面的第5焊墊，

所述第5焊墊電連接于所述第3導電層，

所述第2芯片更具備設置在與所述第4焊墊為相反側的面的第6焊墊，且

所述第6焊墊電連接于所述第4導電層。

9.根據權利要求7所述的半導體存儲裝置，其中所述第1芯片更具備：多個第5焊墊，設置在所述第1襯底上且與所述第1焊墊鄰接地配置；及第5導電層，設置在所述第1襯底上且電連接于所述第5焊墊；所述第1焊墊配置在所述第3焊墊與所述第5焊墊之間，且

所述第2芯片更具備：多個第6焊墊，設置在所述第2襯底上且與所述第2焊墊鄰接地配置；及第6導電層，設置在所述第2襯底上且電連接于所述第6焊墊；所述第2焊墊配在所述第4焊墊與所述第6焊墊之間。