[發明專利]一種硅片背面金屬化結構及其制造工藝在審
| 申請號: | 202010000190.2 | 申請日: | 2020-01-02 |
| 公開(公告)號: | CN110783292A | 公開(公告)日: | 2020-02-11 |
| 發明(設計)人: | 高瑞峰;周駿貴 | 申請(專利權)人: | 南京市產品質量監督檢驗院 |
| 主分類號: | H01L23/482 | 分類號: | H01L23/482;H01L21/60 |
| 代理公司: | 32207 南京知識律師事務所 | 代理人: | 康翔 |
| 地址: | 210019 江蘇省南京市*** | 國省代碼: | 江蘇;32 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 硅器件 沉積 背面 導熱性 集成電路工藝 物理氣相沉積 導電性 半導體器件 背面金屬化 第一金屬層 熱膨脹系數 背面減薄 背面拋光 襯底硅片 工藝步驟 接觸電阻 歐姆接觸 正面保護 制造過程 粘附性 硅片 良率 制備 清洗 | ||
本發明屬于半導體器件和集成電路工藝技術領域,具體涉及硅器件背面金屬化結構和工藝。所述結構在背面襯底硅片的表面至少沉積有第一金屬層鉿,然后沉積其他層。所述工藝包括正面保護、背面減薄、背面拋光、清洗、物理氣相沉積等工藝步驟。本發明利用鉿與硅形成歐姆接觸的特點,在硅片的背面制備一層鉿,具有更低的接觸電阻和更好的粘附性,同時具有良好的導電性、導熱性和合適的熱膨脹系數,有效提高硅器件制造過程中的良率和使用中的可靠性。
技術領域
本發明屬于半導體器件和集成電路工藝技術領域,尤其涉及硅器件背面金屬化結構和工藝。
背景技術
隨著大規模和超大規模集成電路的發展,芯片的特征尺寸越來越小,集成度越來越高,電子系統和整機不斷朝著小型化、高性能、高密度、高可靠性發展,這對其中的芯片互連材料、元件焊接材料、封裝材料提出更高的要求。
背面金屬化系統是晶體管的一個重要組成部分。它有兩個主要功能,其一是較大的電流通路,其二是對晶體管集電極所產生的大量熱量進行傳遞散熱的通路。因此背面金屬化系統對晶體管的性能和可靠性有很大的影響。
一個良好的背面金屬化系統要求具有歐姆接觸電阻小,接觸熱阻低和可靠性好。為了與硅襯底形成良好的歐姆接觸,通常要求選用:1)肖特基勢壘高度較低的金屬材料;2)高摻雜濃度的襯底材料;3)高復合中心的襯底。
為了使晶體管背面金屬化層具有良好的導熱性能和可靠性,要盡量減少硅芯片和背面金屬化層間的熱應力。當晶體管處于間歇工作狀態時,器件經歷周期性的高溫和低溫過程,形成了熱循環。由于晶體管內部的硅芯片、焊料以及底座各層材料間的線膨脹系數不同,在熱循環中,系統內部產生了熱應力,熱阻增大,使得晶體管局部過熱而失效。而且,厚度在200μm左右的硅芯片是很薄的脆性材料,在離子注入時芯片有較大應力、易出現碎片,當各層材料的線膨脹系數匹配不佳時,在使用時經歷多次熱循環后可能翹曲、開裂而失效。
目前用于實際器件的背面金屬化系統,其結構一般由三個部分組成:歐姆接觸層、擴散阻擋層和導電層。歐姆接觸層,又稱粘附層。粘附層采用的金屬一般是鈦或釩或鉻或金或金砷合金。阻擋層采用的金屬一般是鎳或金、或銅錫合金、或金鍺合金、或金鍺銻合金。導電層采用的金屬一般是金或銀。現有的結構和工藝還達不到低成本、高穩定性、高可靠性及與后續封裝工藝配合良好的綜合要求,還存在與后續封裝工藝配合不佳、存在翹曲或碎片、良率較低等問題。
發明內容
本發明旨在解決現有技術的不足,提供一種低接觸電阻的硅片背面金屬化結構及其制造工藝,具有高導電性、高導熱性、熱膨脹系數與介質匹配較好的優點,提高產品良率。
為實現上述目的,本發明所采用的技術方案是:所述結構在背面襯底硅片的表面按距離硅片由近及遠順序依次至少沉積有第一金屬層鉿。優選的,可沉積第二金屬層,第二金屬層的材質是金、鎳或金鍺合金中的任一種。優選的,可沉積第三金屬層,第三金屬層的材質是銀、金、金鍺合金、金錫合金中的任一種。
優選的,所述第一金屬層的厚度為30nm~300nm。
優選的,金用作第二金屬層的厚度為500nm~2000nm,鎳用作第二金屬層的厚度為100nm~600nm,金鍺合金用作第二金屬層的厚度為100nm~500nm。
優選的,銀用作第三金屬層的厚度為100nm~2000nm,金用作第三金屬層的厚度為100nm~1500nm,金鍺合金或金錫合金用作第三金屬層的厚度為300nm~1500nm。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于南京市產品質量監督檢驗院,未經南京市產品質量監督檢驗院許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202010000190.2/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:三維集成電路電源網與其形成方法
- 下一篇:封裝結構及半導體工藝方法





