[發明專利]興趣點周圍的半導體布局環境

在審

• 申請號: 201980101909.7
• 申請日: 2019-08-30
• 公開（公告）號: CN114616571A
• 公開（公告）日: 2022-06-10
• 發明（設計）人: D·A·阿伯克龍比;M·A·M·塞利姆;M·巴納;H·赫加齊;A·H·F·哈米德
• 申請（專利權）人: 西門子工業軟件有限公司
• 主分類號: G06F30/39
• 分類號: G06F30/39
• 代理公司: 華進聯合專利商標代理有限公司 44224
• 代理人: 景懷宇

1.一種用于分析針對下游應用的半導體布局設計中的多個興趣點(POI)的計算機實施的方法，所述方法包括：

基于所述下游應用獲取一個或多個內核，當所述一個或多個內核與所述半導體布局設計的表示進行卷積時，所述一個或多個內核提取與所述多個POI相關聯的至少一個特征，所提取的所述至少一個特征供所述下游應用使用；

對于所述多個POI中的相應POI，將所述一個或多個內核與所述半導體布局設計的所述表示進行卷積以生成針對所述相應POI的特征碼，所述特征碼包括指示所提取的與所述相應POI相關聯的所述至少一個特征的數字表示；以及

基于所述下游應用分析用于所提取的與所述相應POI相關聯的所述至少一個特征的所述特征碼。

2.根據權利要求1所述的方法，其中，第一內核集合被配置為針對第一下游應用提取第一特征，以生成第一特征碼，所述第一特征碼包括通過將所述第一內核集合中的每個內核與所述半導體布局設計的所述表示進行卷積而生成的第一系列數值；

其中，第二內核集合被配置為針對第二下游應用提取第二特征，以生成第二特征碼，所述第二特征碼包括通過將所述第二內核集合中的每個內核與所述半導體布局設計的所述表示進行卷積而生成的第二系列數值；

其中，所述第一內核集合在至少一個方面不同于所述第二內核集合；

其中，從所述半導體布局設計的所述表示提取的所述第一特征不同于從所述半導體布局設計的所述表示中提取的所述第二特征；并且

其中，所述第一下游應用不同于所述第二下游應用。

3.根據權利要求2所述的方法，其中，所述第一下游應用包括熱點檢測。

其中，所述第一特征指示所述相應POI表示熱點還是表示良好圖形；

其中，所述第二下游應用包括光學鄰近校正；以及

其中，所述第二特征指示所述相應POI表示良好幾何形狀還是表示不良幾何形狀。

4.根據權利要求1所述的方法，其中，所述一個或多個內核包括以相應POI為中心的互斥環集合，以生成所述特征碼。

5.根據權利要求1所述的方法，其中，基于所述下游應用來確定所述一個或多個內核的形狀和所述一個或多個內核的函數。

6.根據權利要求5所述的方法，其中，所述一個或多個內核的函數選自階躍函數或高斯函數。

7.根據權利要求6所述的方法，其中，所述一個或多個內核的所述形狀基于所述下游應用而被選擇為依賴于取向或不依賴于取向。

8.根據權利要求1所述的方法，其中，對于用于所述半導體布局設計的第一類型技術，獲取第一內核集合以與所述半導體布局設計的所述表示進行卷積，從而生成第一特征碼；以及

其中，對于用于所述半導體布局設計的第二類型技術，獲取第二內核集合以與所述半導體布局設計的所述表示進行卷積，從而生成第二特征碼，所述第一內核集合不同于所述第二內核集合。

9.根據權利要求1所述的方法，其中，對于用于所述半導體布局設計的第一類型層，獲取第一內核集合以與所述半導體布局設計的所述表示進行卷積，從而生成第一特征碼；以及

其中，對于用于所述半導體布局設計的第二類型層，獲取第二內核集合以與所述半導體布局設計的所述表示進行卷積，從而生成第二特征碼，所述第一內核集合不同于所述第二內核集合。

10.根據權利要求1所述的方法，其中，基于所述下游應用分析用于所提取的所述一個或多個特征的所述特征碼包括：對所述特征碼進行聚類以識別所提取的所述一個或多個特征。

11.根據權利要求10所述的方法，其中，聚類是基于機器學習執行的。

12.根據權利要求11所述的方法，其中，所述機器學習使用訓練數據集進行所述聚類。