[發明專利]改善階梯結構中的半隔離字線的蝕刻裕量的虛設字線觸點

在審

• 申請號: 201980101769.3
• 申請日: 2019-12-12
• 公開（公告）號: CN114600243A
• 公開（公告）日: 2022-06-07
• 發明（設計）人: 劉瀏;孫川;馬洪
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L27/11582
• 分類號: H01L27/11582
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 姜飛

具有三維(3D)階梯存儲器堆疊的存儲器設備包括鄰近半隔離連接器的虛設連接器。存儲器設備包括堆疊在3D階梯堆疊中的多條字線，包括在階梯的區域的邊緣處的字線。存儲器設備包括垂直連接器，這些垂直連接器穿過3D階梯堆疊上的隔離層來將字線與訪問層中的導電線相連接。階梯的區域的邊緣處的字線具有垂直連接器，該垂直連接器在一側將與一連接器相鄰，在另一側則不會。存儲器設備包括在邊緣上的字線的垂直連接器的邊緣側的至少一個虛設垂直連接器，其中虛設垂直連接器不將3D階梯堆疊的字線電連接到訪問層中的導電線。

技術領域

描述概括而言涉及三維(3D)電路處理，更具體的描述涉及3D電路的階梯區域中的虛設(dummy)字線觸點。

背景技術

三維(3D)NAND(與非)技術通常用于創建非易失性(NV)存儲設備，例如固態驅動器(solid state drive，SSD)。對3D NAND的提及可以更具體地指NAND閃存。在3D NAND工藝中，存儲陣列經常是按階梯結構用字線來創建的，其中垂直連接器支柱將頂部連接層與字線相連接。更高的3D NAND密度是通過更小的工藝幾何尺寸和特征間距實現的。因此，一些器件將是密集封裝的，而一些垂直支柱將是半隔離的。

半隔離的垂直支柱或半隔離的字線連接器相對于非隔離的觸點有更加錐形的輪廓。錐度的增大可導致蝕刻不足，即觸點未能與目標字線層接觸，或者蝕刻過度/穿通，即觸點穿過字線蝕刻到其他層中。

與在上部接觸層和目標字線之間形成適當連接的具有正確輪廓的字線觸點相比，半隔離觸點在蝕刻期間往往具有不那么均勻的聚合物淀積。形成適當接觸的非隔離觸點可被稱為正常字線觸點。半隔離字線觸點的非均勻聚合物淀積可能是由于隨著連接器支柱更密集封裝而發生的高縱橫比蝕刻的微米負載效應，導致相對于半隔離的支柱，材料/工藝差異增大。半隔離支柱最終會有不同的蝕刻特性。從而，與正常字線觸點相比，半隔離字線觸點具有更差的錐度和更小的工藝裕量，導致垂直支柱未進行期望接觸的工藝差異。

傳統工藝使用干式蝕刻工藝調節，這在蝕刻期間由于聚合物淀積較少而犧牲了聚合選擇性。這大大降低了蝕刻不足和蝕刻過度之間的蝕刻工藝裕量。使得該工藝很難持續。

傳統工藝嘗試調節中心工藝的臨界尺寸(critical dimension，CD)大小，以使得非隔離和半隔離的觸點都具有充分的特性，從而獲得良好的器件產量。器件產量對于成功的大批量制造(high volume manufacturing，HVM)是必要的。然而，隨著規模的擴大，繼續調節中心工藝來為半隔離和密集字線觸點兩者提供充足的蝕刻特性是更困難了。由于隨著縱橫比容差因更小的臨界尺寸而下降，蝕刻深度隨層數增大而增大，所以該工藝對聚合物淀積和蝕刻之間的平衡變得更加敏感。

附圖說明

下面的描述包括對具有借由實現方式的示例給出的圖示的附圖的論述。應當以示例方式而不是限制方式來理解附圖。就本文使用的而言，提及一個或多個示例應被理解為描述本發明的至少一個實現方式中包括的特定特征、結構或特性。本文出現的諸如“在一個示例中”或“在替換示例中”之類的短語提供了本發明的實現方式的示例，而并不一定全都是指同一實現方式。然而，它們也不一定相互排斥。

圖1是電路的截面的示例的表示，該電路的階梯區域具有虛設的連接器支柱。

圖2是在半隔離觸點附近具有虛設連接器的電路的示例的截面成像表示。

圖3是具有虛設連接器的電路的頂視圖的示例的表示。

圖4A是在半隔離連接器的隔離側具有虛設連接器的電路的截面的示例的表示。

圖4B是在半隔離連接器的任一側具有虛設連接器的電路的截面的示例的表示。

圖4C是在半隔離連接器的隔離側具有多個虛設連接器的電路的截面的示例的表示。

圖4D是在半隔離連接器的任一側具有多個虛設連接器的電路的截面的示例的表示。