[發(fā)明專利]基于查找表的聚焦離子束友好型填充單元設(shè)計

在審

• 申請?zhí)枺?/td>: 201980094476.7
• 申請日: 2019-08-02
• 公開（公告）號: CN113615090A
• 公開（公告）日: 2021-11-05
• 發(fā)明（設(shè)計）人: M·K·C·雅普;A·納卡莫托
• 申請（專利權(quán)）人: 微芯片技術(shù)股份有限公司
• 主分類號: H03K19/17728
• 分類號: H03K19/17728;H01J37/30;H03K19/17748;H03K19/17736;H03K19/20
• 代理公司: 上海專利商標(biāo)事務(wù)所有限公司 31100
• 代理人: 姚丹紅;蔡悅

本發(fā)明公開了一種集成電路，該集成電路包括多個邏輯功能電路，該多個邏輯功能電路設(shè)置在該集成電路上并且通過金屬互連線互連以形成邏輯網(wǎng)絡(luò)。多個可配置邏輯功能電路也設(shè)置在該集成電路上，每個可配置邏輯功能電路設(shè)置在該集成電路上的相應(yīng)區(qū)域上并且不通過該金屬互連線互連以形成該邏輯網(wǎng)絡(luò)。

本發(fā)明涉及集成電路技術(shù)。更具體地，本發(fā)明涉及通過將設(shè)置在集成電路管芯的空白空間區(qū)域上的可配置邏輯電路配置并連接到電路網(wǎng)絡(luò)中來校正集成電路中的電路網(wǎng)絡(luò)中的電路故障(bug)。

背景技術(shù)

聚焦離子束(FIB)技術(shù)正越來越多地用于半導(dǎo)體行業(yè)中。此類技術(shù)的使用的一個示例是在電路“編輯”中，這允許設(shè)計者在集成電路管芯內(nèi)切割金屬跡線或添加金屬互連。FIB電路編輯采用精細聚焦的鎵(Ga+)離子納米級分辨率光束，該光束已用于以高精度將材料成像、蝕刻和沉積在集成電路管芯上。FIB過程允許設(shè)計者現(xiàn)場裝置內(nèi)切割和連接電路。高能Ga+離子束可銑削穿過導(dǎo)體，并且各種類型的氣體可用于增強銑削精度或更有效地沉積導(dǎo)電材料和介電材料。例如，通過利用適當(dāng)?shù)臍怏w化學(xué)物質(zhì)，可精確地沉積諸如鎢、鉑和二氧化硅等材料。

為了執(zhí)行電路編輯，將FIB工具聯(lián)接到用于定位關(guān)注區(qū)域的CAD導(dǎo)航系統(tǒng)。FIB電路編輯過程采用設(shè)計文件導(dǎo)航到關(guān)注區(qū)域，從而允許定位表面下特征并確保進行正確編輯。

典型的FIB集成電路編輯應(yīng)用程序包括調(diào)試和優(yōu)化生產(chǎn)中的裝置，探索和驗證設(shè)計變化，將新裝置原型化而不需要掩模組制造和制造運行，縮放修復(fù)以及防止或至少最小化上市時間延遲。

在復(fù)雜的集成電路設(shè)計中，常見的是在硅后階段發(fā)現(xiàn)功能故障。邏輯功能修復(fù)通常至少需要金屬重制，并且在一些情況下需要全基底重制。設(shè)計者通常將FIB視為避免布局掩模重制的最佳努力，并針對需要插入邏輯單元的復(fù)雜故障采用布局掩模重制。

經(jīng)由FIB進行的硅后階段編輯具有有限的靈活性，因為其本質(zhì)上是破壞性的。常見的成功FIB編輯限于簡單的重新連接，并且很少成功地添加邏輯功能以修復(fù)或改變現(xiàn)有邏輯功能。

對于硅后修復(fù)，行業(yè)內(nèi)目前提供了一種備用柵極噴灑和/或柵極陣列填充單元的方法。這些通常需要改變用于限定一個或多個金屬層的互連圖案的金屬互連掩模，以將新的邏輯單元添加到硅中，即金屬重制。

發(fā)明內(nèi)容

根據(jù)本發(fā)明的一方面，一種集成電路包括多個邏輯功能電路，該多個邏輯功能電路設(shè)置在該集成電路上并且通過金屬互連線互連以形成邏輯網(wǎng)絡(luò)。多個可配置邏輯功能電路也設(shè)置在該集成電路上，每個可配置邏輯功能電路設(shè)置在該集成電路上的相應(yīng)區(qū)域上，并且不通過該金屬互連線互連以形成該邏輯網(wǎng)絡(luò)。

根據(jù)本發(fā)明的一方面，該可配置邏輯功能電路各自包括具有多個輸入的基于多路復(fù)用器的查找表(LUT)。輸入的數(shù)量可以是四個輸入。

根據(jù)本發(fā)明的一方面，每個基于多路復(fù)用器的LUT包括多個選擇輸入和輸出。

根據(jù)本發(fā)明的一方面，每個基于多路復(fù)用器的LUT的多個輸入中的每個輸入連接到集成電路中的電壓軌。根據(jù)本發(fā)明的一方面，該電壓軌是VSS電壓軌。

根據(jù)本發(fā)明的一方面，提供了一種用于在集成電路中執(zhí)行修復(fù)邏輯設(shè)計錯誤的方法，該集成電路包括多個邏輯功能電路，該多個邏輯功能電路設(shè)置在集成電路上并且通過金屬互連線互連以形成邏輯網(wǎng)絡(luò)。該方法包括：在該集成電路上提供多個可配置邏輯功能電路，每個可配置邏輯功能電路設(shè)置在該集成電路上的相應(yīng)區(qū)域上并且具有輸入和輸出，該輸入和該輸出不形成由該多個邏輯功能電路形成的該邏輯網(wǎng)絡(luò)的一部分；通過該設(shè)計錯誤所位于的該邏輯功能電路在該集成電路上的邏輯類型和位置來識別該邏輯設(shè)計錯誤；識別必須被切斷以校正該邏輯設(shè)計錯誤的至少一個金屬互連導(dǎo)體的該位置；將聚焦離子束引導(dǎo)到該至少一個金屬互連導(dǎo)體的該位置并切斷該至少一個金屬互連導(dǎo)體；識別該集成電路上的可配置邏輯電路；將該識別的可配置邏輯電路配置為執(zhí)行校正該邏輯類型的該邏輯設(shè)計錯誤的邏輯功能；以及將該識別的可配置邏輯電路連接到該邏輯網(wǎng)絡(luò)中以校正該設(shè)計錯誤。

附圖說明