[發明專利]存儲器通道長度減小的雙面安裝式大MCM封裝件

有效

• 申請號: 201980079413.4
• 申請日: 2019-11-21
• 公開（公告）號: CN113169157B
• 公開（公告）日: 2023-10-27
• 發明（設計）人: 仲崇華;翟軍;胡坤忠
• 申請（專利權）人: 蘋果公司
• 主分類號: H01L25/065
• 分類號: H01L25/065;H01L25/10;H01L25/18;H01L23/00;H10B80/00
• 代理公司: 北京市漢坤律師事務所 11602
• 代理人: 魏小薇;吳麗麗

描述了雙面安裝式封裝件結構和包括此類雙面安裝式封裝件結構的存儲器模塊，其中存儲器封裝件安裝在模塊基板的兩側面上。布線基板被安裝到模塊基板的底側以提供通用輸入/輸出布線和電源布線，而從邏輯管芯到雙面安裝式存儲器封裝件的信號布線被提供在模塊布線中。在一個實施方案中，模塊基板是無芯模塊基板，并且可以比布線基板薄。

技術領域

本文所描述的實施方案涉及多芯片模塊封裝，并且更具體地涉及存儲器封裝。

背景技術

對便攜式和移動電子設備諸如移動電話、個人數字助理(PDA)、數字相機、便攜式播放器、游戲設備和其他移動設備的當前市場需求要求將更多性能和特征集成到越來越小的空間中。然而，操作這些設備所需的存儲器的量顯著增加。

長期以來，低功率雙倍數據速率(LPDDR)標準已在各種市場(包括移動電子器件)中被采用以滿足性能和容量要求。LPDDR平臺和下一代(LPDDR-x)平臺通常包括圍繞邏輯管芯(諸如，片上系統(SOC))的存儲器芯片或封裝件的布置，該邏輯管芯可包括中央處理單元(CPU)和/或圖形處理單元(GPU)。為了滿足對增加帶寬的需求，已提出各種3D解決方案，包括堆疊式動態隨機存取存儲器(DRAM)管芯，諸如高帶寬存儲器(HBM)和混合存儲器立方體(HMC)。

發明內容

描述了雙面安裝式封裝件結構和包含此類雙面安裝式封裝件結構的存儲器模塊。

在一個實施方案中，雙面安裝式封裝件結構包括：模塊基板，安裝在該模塊基板的頂側上的第一邏輯管芯，安裝在該模塊基板的頂側上的第一多個存儲器封裝件，安裝在該模塊基板的底側上的第二多個存儲器封裝件，以及布線基板，該布線基板安裝到該模塊基板的底側并位于該第一邏輯管芯的正下方。多個接觸件位于該布線基板的底側上。穿過布線基板和模塊基板提供通用輸入/輸出布線和電源布線，以連接該第一邏輯管芯和該布線基板的底側上的多個接觸件。在模塊基板內提供信號布線以將第一邏輯管芯與第一多個存儲器封裝件和第二多個存儲器封裝件兩者連接。

在一個實施方案中，雙面安裝式封裝件結構包括無芯模塊基板、安裝在該無芯模塊基板的頂側上的第一邏輯管芯、安裝在該無芯模塊基板的頂側上的第一多個存儲器封裝件，安裝在該無芯模塊基板的底側上的第二多個存儲器封裝件，以及層壓布線基板，該層壓布線基板安裝到該無芯模塊基板的底側并位于該第一邏輯管芯的正下方。多個接觸件位于該層壓布線基板的底側上。穿過層壓布線基板和無芯模塊基板提供第一布線，以連接該第一邏輯管芯和層壓布線基板的底側上的多個接觸件。在無芯模塊基板內提供第二布線以將第一邏輯管芯與第一多個存儲器封裝件和第二多個存儲器封裝件兩者連接。

附圖說明

圖1是根據實施方案的沿圖2的線A-A截取的包括雙面安裝式封裝件結構的存儲器模塊的截面側視圖圖示。

圖2是根據實施方案的雙面安裝式封裝件結構的示意性頂視圖圖示。

圖3是根據實施方案的布線基板內的開口的示意性頂視圖圖示。

圖4是根據實施方案的沿圖2的線A-A截取的包括雙面安裝式封裝件結構的存儲器模塊的截面側視圖圖示。

圖5是根據實施方案的包括多行存儲器封裝件的雙面安裝式封裝件結構的示意性頂視圖圖示。

具體實施方式

實施方案描述了雙面安裝式封裝件結構和結合了此類雙面安裝式封裝件結構的存儲器模塊，其中存儲器封裝件被安裝在模塊基板的兩側面上以減小總體封裝件尺寸和存儲器通道長度。

在一個方面，已觀察到，隨著存儲器要求增加，存儲器封裝件對總體多芯片模塊(MCM)封裝件尺寸具有顯著影響。較大的MCM封裝件可導致存儲器通道長度增加以及性能劣化。此外，由于層計數和先進的設計規則，基板產量和循環時間可能是大MCM倒裝芯片球柵陣列(FCBGA)封裝件的挑戰。