[發明專利]接合的三維存儲器器件及其通過用源極層替換承載襯底的制造方法

在審

• 申請號: 201980078807.8
• 申請日: 2019-11-22
• 公開（公告）號: CN113169182A
• 公開（公告）日: 2021-07-23
• 發明（設計）人: J·凱;盧慶煌;M·喬杜里;J·阿爾斯邁耶
• 申請（專利權）人: 桑迪士克科技有限責任公司
• 主分類號: H01L27/1157
• 分類號: H01L27/1157;H01L27/11575;H01L27/11573;H01L27/11565;H01L27/11582;H01L29/792;H01L29/66
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 邱軍

本公開提供了一種三維存儲器器件，該三維存儲器器件可包括形成在承載襯底上方的絕緣層和間隔物材料層的交替堆疊。間隔物材料層形成為導電層，或者隨后被該導電層替換。存儲器堆疊結構穿過交替堆疊形成。每個存儲器堆疊結構包括相應的豎直半導體溝道和相應的存儲器膜。漏極區和位線可形成在存儲器堆疊結構上方以提供存儲器管芯。存儲器管芯可接合到邏輯管芯，該邏輯管芯包含用于支持存儲器管芯內的存儲器單元的操作的外圍電路。通過移除承載襯底來物理地暴露豎直半導體溝道中的每個豎直半導體溝道的遠側端部。源極層直接形成在豎直半導體溝道中的每個豎直半導體溝道的遠側端部上。可在源極層上形成接合焊盤。

相關申請

本申請要求提交于2019年2月13日的美國非臨時專利申請序列號16/274,687的優先權權益，該美國非臨時專利申請的全部內容以引用的方式并入本文。

技術領域

本公開整體涉及半導體器件領域，并且具體地講，涉及接合的三維存儲器器件及其通過用源極層和接觸結構替換承載襯底的制造方法。

背景技術

包括每個單元具有一個位的三維豎直NAND串的三維半導體器件在T.Endoh等人的標題為“具有堆疊的圍繞柵極晶體管(S-SGT)結構化單元的新型超高密度存儲器(NovelUltra High Density Memory With A Stacked-Surrounding Gate Transistor(S-SGT)Structured Cell)”，IEDM Proc.(2001)33-36的文章中公開。用于執行豎直NAND串中的存儲器單元的寫入、讀取和擦除操作的支持電路通常由形成在與三維存儲器器件相同的襯底上的互補金屬氧化物半導體(CMOS)器件提供。

發明內容

根據本公開的一個方面，一種三維存儲器器件包括：絕緣層和導電層的交替堆疊；存儲器堆疊結構，該存儲器堆疊結構延伸穿過交替堆疊，其中存儲器堆疊結構中的每個存儲器堆疊結構包括相應的豎直半導體溝道和相應的存儲器膜；漏極區，該漏極區位于豎直半導體溝道中的相應一個豎直半導體溝道的第一端部；源極層，該源極層具有第一表面和第二表面，其中第一表面位于豎直半導體溝道中的每個豎直半導體溝道的第二端部。豎直半導體溝道中的每個豎直半導體溝道的第一端部比豎直半導體溝道中的每個豎直半導體溝道的第二端部更靠近邏輯管芯。半導體晶圓不位于源極層的第二表面上方。

根據本公開的另一方面，提供了一種形成三維存儲器器件的方法，該方法包括：在承載襯底上方形成絕緣層和間隔物材料層的交替堆疊，其中間隔物材料層形成為導電層或隨后被導電層替換；形成穿過交替堆疊的存儲器堆疊結構，其中存儲器堆疊結構中的每個存儲器堆疊結構包括相應的豎直半導體溝道和相應的存儲器膜；通過移除承載襯底來物理地暴露豎直半導體溝道中的每個豎直半導體溝道的遠側端部；以及在豎直半導體溝道中的每個豎直半導體溝道的遠側端部上直接形成源極層。

附圖說明

圖1是根據本公開的實施方案的包括承載襯底的示例性結構的示意性豎直剖面圖。

圖2是根據本公開的實施方案的在形成絕緣層和犧牲材料層的交替堆疊體之后的示例性結構的示意性豎直剖面圖。

圖3是根據本公開的實施方案的在形成階梯式表面和階梯式介電材料部分之后的示例性結構的示意性豎直剖面圖。

圖4A是根據本公開的實施方案的在形成存儲器開口和支撐開口之后的示例性結構的示意性豎直剖面圖。

圖4B是圖4A的示例性結構的俯視圖。豎直平面A-A’為圖4A的剖面的平面。

圖5A至圖5F是根據本公開的實施方案的在存儲器堆疊結構、任選的介電核心和漏極區形成于其中期間位于示例性結構內的存儲器開口的順序示意性豎直剖面圖。

圖6是根據本公開的實施方案的在形成存儲器堆疊結構和支撐柱結構之后的示例性結構的示意性豎直剖面圖。