[發明專利]接合的三維存儲器器件及其通過用源極層替換承載襯底的制造方法

在審

• 申請號: 201980078807.8
• 申請日: 2019-11-22
• 公開（公告）號: CN113169182A
• 公開（公告）日: 2021-07-23
• 發明（設計）人: J·凱;盧慶煌;M·喬杜里;J·阿爾斯邁耶
• 申請（專利權）人: 桑迪士克科技有限責任公司
• 主分類號: H01L27/1157
• 分類號: H01L27/1157;H01L27/11575;H01L27/11573;H01L27/11565;H01L27/11582;H01L29/792;H01L29/66
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 邱軍

1.一種半導體結構，包括：

存儲器管芯，所述存儲器管芯接合到邏輯管芯，所述存儲器管芯包括：

絕緣層和導電層的交替堆疊；

存儲器堆疊結構，所述存儲器堆疊結構延伸穿過所述交替堆疊，其中所述存儲器堆疊結構中的每個存儲器堆疊結構包括相應的豎直半導體溝道和相應的存儲器膜；

漏極區，所述漏極區位于所述豎直半導體溝道中的相應一個豎直半導體溝道的第一端部；和

源極層，所述源極層具有第一表面和第二表面，其中所述第一表面位于所述豎直半導體溝道中的每個豎直半導體溝道的第二端部；

其中：

所述豎直半導體溝道中的每個豎直半導體溝道的所述第一端部比所述豎直半導體溝道中的每個豎直半導體溝道的所述第二端部更靠近所述邏輯管芯；并且

半導體晶圓不位于所述源極層的所述第二表面上方。

2.根據權利要求1所述的半導體結構，其中所述源極層和所述漏極區包括相應的摻雜半導體材料，所述摻雜半導體材料具有大于1.0×10⁵S/cm的電導率并且具有相同導電類型的摻雜。

3.根據權利要求1所述的半導體結構，其中所述源極層的所述第一表面接觸所述交替堆疊內的所述絕緣層中的最近側絕緣層的平坦表面。

4.根據權利要求3所述的半導體結構，其中：

所述交替堆疊包括階梯式表面，所述階梯式表面從所述交替堆疊內的所述絕緣層中的所述最近側絕緣層連續地延伸到所述絕緣層中的最遠側絕緣層，所述最遠側絕緣層是所述交替堆疊的所有絕緣層中的離所述源極層最遠的那個絕緣層；并且

所述存儲器管芯包括階梯式介電材料部分，所述階梯式介電材料部分接觸所述階梯式表面，并且具有隨著距包括所述源極層和所述絕緣層中的所述最近側絕緣層之間的界面的水平平面的豎直距離而增加的逐步增加的橫向范圍。

5.根據權利要求4所述的半導體結構，其中：

所述存儲器管芯包括支撐柱結構，所述支撐柱結構豎直延伸穿過所述交替堆疊的位于所述階梯式表面下方或上方的區域和所述階梯式介電材料部分的位于所述階梯式表面上方或下方的區域；并且

所述支撐柱結構中的每個支撐柱結構包括具有與所述豎直半導體溝道相同的組成的第一半導體材料部分、具有與所述漏極區相同的組成的第二半導體材料部分，和包含與所述存儲器膜中的每個存儲器膜相同的一組介電材料層的介電層堆疊。

6.根據權利要求5所述的半導體結構，其中：

所述存儲器堆疊結構和所述支撐柱結構中的每一者包括相應的水平表面，所述相應的水平表面完全位于包括所述源極層和所述豎直半導體溝道之間的水平界面的所述水平平面內；并且

所述存儲器堆疊結構和所述支撐柱結構不延伸穿過包括所述源極層和所述豎直半導體溝道之間的所述水平界面的所述水平平面。

7.根據權利要求5所述的半導體結構，其中：

所述源極層不接觸所述支撐柱結構中的任一個支撐柱結構；并且

所述源極層包括豎直突出部分，所述豎直突出部分突出穿過包括所述源極層和所述豎直半導體溝道之間的水平界面的水平平面，并且所述源極層接觸所述豎直半導體溝道的側壁。

8.根據權利要求4所述的半導體結構，還包括：

接合焊盤，所述接合焊盤接觸所述源極層的所述第二表面；

直通通孔結構，所述直通通孔結構豎直延伸穿過所述階梯式介電材料部分；和

附加接合焊盤，所述附加接合焊盤接觸所述直通通孔結構中的相應一個直通通孔結構。

9.根據權利要求8所述的半導體結構，其中：

所述階梯式介電材料部分的水平表面位于包括所述源極層和所述絕緣層中的所述最近側絕緣層之間的所述界面的所述水平平面內；

所述附加接合焊盤接觸所述階梯式介電材料部分的所述水平表面的相應環形部分；并且

接觸所述源極層的所述接合焊盤從所述附加接合焊盤豎直地偏移所述源極層的厚度。