[發明專利]半導體裝置和使用其的電力轉換裝置

在審

• 申請號: 201980074828.2
• 申請日: 2019-10-21
• 公開（公告）號: CN113039651A
• 公開（公告）日: 2021-06-25
• 發明（設計）人: 須藤建琉;渡邊直樹;增田徹;三木浩史
• 申請（專利權）人: 株式會社日立功率半導體
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/28;H01L29/06;H01L29/12;H01L29/417;H01L29/47;H01L29/872
• 代理公司: 北京銀龍知識產權代理有限公司 11243
• 代理人: 金鮮英;陳彥

提供高性能且高可靠性的功率半導體裝置。半導體裝置具有：形成于SiC基板(107)的第一主面且具有比SiC基板的雜質濃度低的雜質濃度的第一導電型的外延層(101)，形成于外延層的第二導電型的第一主體層和第二主體層(102)，形成于第一主體層的第一導電型的源極區域(103)，與作為被第一主體層和第二主體層夾著的外延層的JFET區域(104)和第一主體層相接且具有比外延層的雜質濃度高的雜質濃度的第一導電型的第一區域(105)，形成于JFET區域的第二導電型的第二區域(130)，在源極區域、第一主體層和第一區域中延伸而形成的溝槽(106)，形成于溝槽的內壁的絕緣膜(110)和形成于溝槽的絕緣膜上的柵極電極(111)。

技術領域

本發明涉及功率半導體裝置和使用其的電力轉換裝置、電機系統、汽車、鐵道車輛。

背景技術

以往，在作為功率半導體設備之一的功率金屬絕緣膜半導體場效應晶體管(MISFET：Metal Insulator Semiconductor Field Effect Transistor)中，主流是采用硅(Si)基板的功率MISFET(以下，記為Si功率MISFET)。

與此相對，采用碳化硅(SiC)基板(以下，記為SiC基板)的功率MISFET(以下，記為SiC功率MISFET)與Si功率MISFET相比，能夠高耐壓化和低損耗化。因此，在節電和考慮環境型逆變器技術領域中，尤其受到關注。

SiC功率MISFET與Si功率MISFET相比，在相同耐壓下能夠使導通電阻低電阻化。這是由于碳化硅(SiC)的絕緣破壞電場強度比硅(Si)的絕緣破壞電場強度大大約7倍，能夠使作為漂移層(drift layer)的外延層變薄。但是，如果考慮要由碳化硅(SiC)得到的本來特性，還不能說得到了充分的特性，從能量利用率高的觀點，期待導通電阻的進一步降低。

專利文獻1中公開了：對于現有的DMOS(Double diffused Metal OxideSemiconductor，雙擴散金屬氧化物半導體)結構的高溝道寄生電阻，在(0001)面的基板中形成溝槽以在主體層內部挖出槽，從而利用溝道移動度高的(11-20)面、(1-100)面擴大有效的溝道寬度(以下，將該結構稱為溝槽型DMOS)。由此，能夠不損害關閉時的溝槽底部的可靠性而降低溝道寄生電阻，降低導通電阻。

此外，專利文獻2中公開了一種結構，通過在基板表面較淺地形成與主體層相同極性的雜質區域(以后，稱為電場緩和層)，從而提高溝槽型DMOS的耐壓。

現有技術文獻

專利文獻

專利文獻1：國際公開第2015/177914號

專利文獻2：國際公開第2016/116998號

發明內容

發明要解決的課題

專利文獻1的溝槽型DMOS中，由于要在主體層內形成溝槽底部，因而需要形成比主體層更高濃度的電流擴散層。該電流擴散層與外延層相比是非常高的濃度，因而難以形成設備高耐壓化所需的空乏層，會有降低耐壓的危險。此外，由于電流擴散層-主體層之間相對形成位置的相互抵消(以后，稱為錯位(合わせ偏移))，會在主體層間存在的JFET區域內形成高濃度區域，阻礙空乏化，其結果是，由芯片內的最弱單位(セル)決定的耐壓有可能大幅下降。

需說明的是，專利文獻2的電場緩和層由于形成在基板表面，因此對于電流擴散層的錯位沒有效果。

本發明的目的在于，提供一種半導體裝置，其能夠改善因溝槽型DMOS的電流擴散層導致的耐壓下降，能夠期待高性能和高可靠性。

解決課題的方法