[發(fā)明專利]半導體裝置和使用其的電力轉換裝置

在審

• 申請?zhí)枺?/td>: 201980074828.2
• 申請日: 2019-10-21
• 公開（公告）號: CN113039651A
• 公開（公告）日: 2021-06-25
• 發(fā)明（設計）人: 須藤建琉;渡邊直樹;增田徹;三木浩史
• 申請（專利權）人: 株式會社日立功率半導體
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/28;H01L29/06;H01L29/12;H01L29/417;H01L29/47;H01L29/872
• 代理公司: 北京銀龍知識產權代理有限公司 11243
• 代理人: 金鮮英;陳彥

1.一種半導體裝置，具有：

第一導電型的SiC基板，

在所述SiC基板的第一主面形成且具有比所述SiC基板的雜質濃度低的雜質濃度的第一導電型的外延層，

在所述SiC基板的與所述第一主面相對的第二主面形成的漏極區(qū)域，

在所述外延層形成的第二導電型的第一主體層和第二主體層，

在所述第一主體層中形成的第一導電型的第一源極區(qū)域，

與作為被所述第一主體層和所述第二主體層夾著的所述外延層的JFET區(qū)域和所述第一主體層相接，且具有比所述外延層的雜質濃度高的雜質濃度的第一導電型的第一第一區(qū)域，

在所述JFET區(qū)域形成的第二導電型的第二區(qū)域，

在所述第一源極區(qū)域、所述第一主體層和所述第一第一區(qū)域中延伸而形成的第一溝槽，

在所述第一溝槽的內壁形成的絕緣膜，和

在所述第一溝槽的所述絕緣膜上形成的柵極電極。

2.如權利要求1所述的半導體裝置，具有：

在所述第二主體層形成的第一導電型的第二源極區(qū)域，

與所述JFET區(qū)域和所述第二主體層相接且比所述外延層的雜質濃度高的第一導電型的第二第一區(qū)域，和

在所述第二源極區(qū)域、所述第二主體層和所述第二第一區(qū)域中延伸而形成的第二溝槽；

所述絕緣膜形成于所述第二溝槽的內壁，所述柵極電極形成在所述第二溝槽的所述絕緣膜上。

3.如權利要求2所述的半導體裝置，其中，

所述第一主體層和所述第二主體層、所述第一源極區(qū)域和所述第二源極區(qū)域、所述第一第一區(qū)域和所述第二第一區(qū)域在俯視時具有條紋圖案，

通過所述第一溝槽和所述第二溝槽的直線與所述條紋圖案的長度方向交差。

4.如權利要求2所述的半導體裝置，其中，

以覆蓋所述第一第一區(qū)域和所述第二第一區(qū)域、所述JFET區(qū)域和所述第二區(qū)域的方式，具有第二導電型的第三區(qū)域。

5.如權利要求2所述的半導體裝置，其中，

所述第二區(qū)域形成得比所述第一第一區(qū)域和所述第二第一區(qū)域更深。

6.如權利要求2所述的半導體裝置，其中，

在所述第二區(qū)域的正下方具有第一導電型的第四區(qū)域，該第一導電型的第四區(qū)域具有比所述外延層的雜質濃度高的雜質濃度。

7.如權利要求3所述的半導體裝置，其中，

所述第二區(qū)域具有在所述條紋圖案的長度方向延伸的條紋圖案。

8.如權利要求3所述的半導體裝置，其中，

所述第二區(qū)域在被所述第一溝槽和所述第二溝槽夾著的區(qū)域中在俯視時形成為島狀。

9.如權利要求2所述的半導體裝置，具有：

形成于所述第一主體層且具有比所述第一主體層的雜質濃度高的雜質濃度的第二導電型的第一第五區(qū)域，

形成于所述第二主體層且具有比所述第二主體層的雜質濃度高的雜質濃度的第二導電型的第二第五區(qū)域，

與所述第一源極區(qū)域、所述第一第五區(qū)域、所述第二源極區(qū)域和所述第二第五區(qū)域連接的源極電極。

10.如權利要求9所述的半導體裝置，其中，

所述第二區(qū)域與所述源極電極連接。

11.如權利要求10所述的半導體裝置，其中，

所述源極電極與所述第二區(qū)域周邊的所述JFET區(qū)域相接。

12.一種電力轉換裝置，具有：

電源電位，

基準電位，

負荷輸入電位，

連接于所述電源電位和所述負荷輸入電位之間的第一開關元件，

連接于所述基準電位和所述負荷輸入電位之間的第二開關元件，和

控制所述第一開關元件和所述第二開關元件的控制電路；

作為所述第一開關元件和所述第二開關元件，使用權利要求1～11中任一項所述的半導體裝置。