[發明專利]用于半導體器件的單片3D集成的架構

在審

• 申請號: 201980071531.0
• 申請日: 2019-10-29
• 公開（公告）號: CN112956024A
• 公開（公告）日: 2021-06-11
• 發明（設計）人: 拉爾斯·利布曼;杰弗里·史密斯;安東·J·德維利耶
• 申請（專利權）人: 東京毅力科創株式會社
• 主分類號: H01L27/06
• 分類號: H01L27/06;H01L27/088;H01L27/11;H01L27/115
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 陳煒;李德山

1.一種三維(3D)集成電路(IC)，包括：

具有襯底表面的襯底；

設置在該襯底中的電力軌；

第一半導體器件層級，該第一半導體器件層級設置在該襯底中并且沿著該襯底的厚度方向位于該電力軌之上，該厚度方向基本上垂直于所述襯底表面；

布線層級，該布線層級設置在該襯底中并且沿著該厚度方向位于該第一半導體器件層級之上；

第二半導體器件層級，該第二半導體器件層級設置在該襯底中并且沿著該厚度方向位于該布線層級之上，該第二半導體器件層級在該厚度方向上堆疊在該第一半導體器件層級上，使得該布線層級插入在該第一半導體器件層級與該第二半導體器件層級之間；

第一豎直互連結構，該第一豎直互連結構沿著該厚度方向從該布線層級向下延伸到該第一半導體器件層級，以將該布線層級電連接到該第一半導體器件層級內的器件；以及

第二豎直互連結構，該第二豎直互連結構沿著該厚度方向從該布線層級向上延伸到該第二半導體器件層級，以將該布線層級電連接到該第二半導體器件層級內的器件。

2.如權利要求1所述的3DIC，其中，所述布線層級包括沿著該襯底的該厚度方向位于彼此之上的多個布線級。

3.如權利要求1所述的3DIC，其中：

所述第一半導體器件層級包括第一晶體管對，該第一晶體管對包括堆疊在彼此之上的n型晶體管和p型晶體管，并且

所述第二半導體器件層級包括第二晶體管對，該第二晶體管對包括堆疊在彼此之上的n型晶體管和p型晶體管。

4.如權利要求3所述的3DIC，其中，該第一晶體管對和該第二晶體管對以交替的堆疊取向配置。

5.如權利要求3所述的3DIC，其中：

所述第一晶體管對進一步包括第一公共柵極結構，并且

所述第二晶體管對進一步包括第二公共柵極結構。

6.如權利要求1所述的3DIC，其中：

該第一半導體器件層級和該第二半導體器件層級中的每一個層級中的器件都沿著該厚度方向共線地堆疊以限定有源器件列，并且

所述第一豎直互連和所述第二豎直互連設置在所述有源器件列之外。

7.如權利要求6所述的3DIC，其中：

所述有源器件列沿著該襯底的襯底表面延伸以限定該襯底表面的有源器件區域，并且

所述布線層級包括基本上包圍該襯底表面的該有源器件區域的多個布線軌道。

8.如權利要求7所述的3DIC，其中，該多個布線軌道包括設置在該有源器件區域的源極-漏極區域內的第一布線軌道，并且這些第一布線軌道以與該有源器件區域的柵極區域基本上平行的關系沿著該襯底表面延伸。

9.如權利要求8所述的3DIC，其中，該多個布線軌道進一步包括第二布線軌道，這些第二布線軌道以與該有源器件區域的這些柵極區域基本上垂直的關系沿著該襯底表面延伸。

10.如權利要求1所述的3DIC，進一步包括中間電力軌，該中間電力軌設置在該襯底中并且沿著該襯底的該厚度方向位于該電力軌之上。

11.如權利要求1所述的3DIC，進一步包括第三半導體器件層級，該第三半導體器件層級設置在該襯底中并且在該厚度方向上堆疊在該第二半導體器件層級上。

12.如權利要求11所述的3DIC，進一步包括中間電力軌，該中間電力軌設置在該襯底中并且位于該第二半導體器件層級之上，使得該中間電力軌沿著該厚度方向位于該第二半導體器件層級與該第三半導體器件層級之間。