[發(fā)明專利]用于半導(dǎo)體器件的單片3D集成的架構(gòu)

在審

• 申請?zhí)枺?/td>: 201980071531.0
• 申請日: 2019-10-29
• 公開（公告）號: CN112956024A
• 公開（公告）日: 2021-06-11
• 發(fā)明（設(shè)計）人: 拉爾斯·利布曼;杰弗里·史密斯;安東·J·德維利耶
• 申請（專利權(quán)）人: 東京毅力科創(chuàng)株式會社
• 主分類號: H01L27/06
• 分類號: H01L27/06;H01L27/088;H01L27/11;H01L27/115
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 陳煒;李德山

一種三維(3D)集成電路(IC)包括具有襯底表面的襯底、設(shè)置在該襯底中的電力軌、以及第一半導(dǎo)體器件層級，該第一半導(dǎo)體器件層級設(shè)置在該襯底中并且沿著該襯底的厚度方向位于該電力軌之上。布線層級設(shè)置在該襯底中，并且第二半導(dǎo)體器件層級設(shè)置在該襯底中并沿著該厚度方向位于該布線層級之上。該第二半導(dǎo)體器件層級在該厚度方向上堆疊在該第一半導(dǎo)體器件層級上，使得該布線層級插入在該第一半導(dǎo)體器件層級與該第二半導(dǎo)體器件層級之間。第一豎直互連結(jié)構(gòu)從該布線層級向下延伸到該第一半導(dǎo)體器件層級，以將該布線層級電連接到該第一半導(dǎo)體器件層級內(nèi)的器件。第二豎直互連結(jié)構(gòu)從該布線層級向上延伸到該第二半導(dǎo)體器件層級，以將該布線層級電連接到該第二半導(dǎo)體器件層級內(nèi)的器件。

相關(guān)申請的交叉引用

本申請要求于2018年10月29日提交的美國臨時申請?zhí)?2/752,112的權(quán)益，該美國臨時申請的全部內(nèi)容通過援引并入本文。

技術(shù)領(lǐng)域

本披露內(nèi)容涉及包括半導(dǎo)體器件、晶體管、和集成電路的微電子器件，包括微細(xì)加工的方法。

背景技術(shù)

本文提供的背景描述是為了一般地呈現(xiàn)本披露內(nèi)容的上下文。當(dāng)前發(fā)明人的工作在本背景部分中所描述的程度上、以及在提交時間時可能不被認(rèn)定為現(xiàn)有技術(shù)的本說明的方面，既沒有明確地也沒有隱含地承認(rèn)是針對本披露的現(xiàn)有技術(shù)。

集成電路廣泛用于電子行業(yè)，以提供諸如智能電話、計算機等電子設(shè)備。集成電路(IC)包括通過半導(dǎo)體襯底上的布線而互連的許多半導(dǎo)體器件，諸如晶體管、電容器等。對于支持電子設(shè)備的更多數(shù)量的復(fù)雜功能的更小更快的IC的需求一直在增加。這個需求使得半導(dǎo)體制造行業(yè)縮小了襯底上IC的面積，同時還提高了IC的性能和功耗效率。

在制造半導(dǎo)體IC時(尤其是在微觀尺度上)，執(zhí)行各種加工工藝，諸如成膜沉積、刻蝕掩模創(chuàng)建、圖案化、材料刻蝕和去除以及摻雜處理。重復(fù)執(zhí)行這些工藝以在襯底上形成期望的半導(dǎo)體器件元件。從歷史上看，已經(jīng)利用微細(xì)加工在一個平面上創(chuàng)建IC的晶體管，并在有源器件平面上方形成IC的布線/金屬化，并且因此，這被表征為二維(2D)電路或2D加工。微縮(Scaling)工作已經(jīng)極大地增加了2D電路中每單位面積的晶體管數(shù)量，這使得異構(gòu)功能電路(諸如邏輯電路和存儲器電路)集成到同一半導(dǎo)體襯底上。然而，隨著微縮進入納米級半導(dǎo)體器件加工節(jié)點，2D微縮工作也將面臨更大的挑戰(zhàn)。半導(dǎo)體器件加工商已經(jīng)表達(dá)出對晶體管堆疊在彼此頂部之上的三維(3D)半導(dǎo)體電路的期望，這種彼此堆疊作為進一步微縮IC的另一手段。

發(fā)明內(nèi)容

本文的技術(shù)提供了一種架構(gòu)，該架構(gòu)是諸如邏輯和存儲器等不同功能電路的真正的單片3D集成。技術(shù)還包括用于單片集成三維器件的集成流程。本文的設(shè)計包括將存儲器集成在邏輯堆疊之上。技術(shù)包括在不需要將晶圓或襯底片段堆疊在彼此頂部之上的情況下將多個不同的半導(dǎo)體器件集成在彼此之上。

根據(jù)本披露內(nèi)容的一方面，提供了一種三維(3D)集成電路(IC)。該3D IC包括具有襯底表面的襯底、設(shè)置在該襯底中的電力軌、以及第一半導(dǎo)體器件層級，該第一半導(dǎo)體器件層級設(shè)置在該襯底中且沿著該襯底的厚度方向位于該電力軌之上，該厚度方向基本上垂直于該襯底表面。布線層級設(shè)置在該襯底中，并且沿著該厚度方向位于該第一半導(dǎo)體器件層級之上。第二半導(dǎo)體器件層級設(shè)置在該襯底中，并且沿著該厚度方向位于該布線層級之上，該第二半導(dǎo)體器件層級在該厚度方向上堆疊在該第一半導(dǎo)體器件層級上，使得該布線層級插入在該第一半導(dǎo)體器件層級與該第二半導(dǎo)體器件層級之間。第一豎直互連結(jié)構(gòu)沿著該厚度方向從該布線層級向下延伸到該第一半導(dǎo)體器件層級，以將該布線層級電連接到該第一半導(dǎo)體器件層級內(nèi)的器件。第二豎直互連結(jié)構(gòu)沿著該厚度方向從該布線層級向上延伸到該第二半導(dǎo)體器件層級，以將該布線層級電連接到該第二半導(dǎo)體器件層級內(nèi)的器件。

在本披露內(nèi)容的一些方面中，該3D IC的布線層級可以包括沿著該襯底的厚度方向位于彼此之上的兩個或更多個布線級。