[發(fā)明專(zhuān)利]不依賴(lài)于單元位置的線性權(quán)重可更新的CMOS突觸陣列

在審

• 申請(qǐng)?zhí)枺?/td>: 201980065342.2
• 申請(qǐng)日: 2019-10-02
• 公開(kāi)（公告）號(hào): CN112805783A
• 公開(kāi)（公告）日: 2021-05-14
• 發(fā)明（設(shè)計(jì)）人: 石井正俊;細(xì)川浩二;岡﨑篤也;巖科晶代
• 申請(qǐng)（專(zhuān)利權(quán)）人: 國(guó)際商業(yè)機(jī)器公司
• 主分類(lèi)號(hào): G11C11/54
• 分類(lèi)號(hào): G11C11/54;G11C13/00
• 代理公司: 中國(guó)貿(mào)促會(huì)專(zhuān)利商標(biāo)事務(wù)所有限公司 11038
• 代理人: 馮雯

神經(jīng)形態(tài)電路(500)包括交叉開(kāi)關(guān)突觸陣列單元。所述交叉開(kāi)關(guān)突觸陣列單元包括互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管(T6)，所述CMOS晶體管(T6)的導(dǎo)通電阻由所述CMOS晶體管(T6)的柵極電壓控制，以更新所述交叉開(kāi)關(guān)突觸陣列單元的權(quán)重。神經(jīng)形態(tài)電路(500)還包括一組行線，所述一組行線分別將所述突觸陣列單元與所述突觸陣列單元的第一端的多個(gè)突觸前神經(jīng)元串聯(lián)連接。神經(jīng)形態(tài)電路(500)還包括一組列線，所述一組列線分別將所述突觸陣列單元與所述突觸陣列單元的第二端的多個(gè)突觸后神經(jīng)元串聯(lián)連接。通過(guò)執(zhí)行電荷共享技術(shù)來(lái)控制所述CMOS晶體管(T6)的所述柵極電壓，所述電荷共享技術(shù)使用與所述一組行線和所述一組列線對(duì)齊的單元控制線上的不重疊脈沖來(lái)更新所述交叉開(kāi)關(guān)突觸陣列單元的所述權(quán)重。

背景技術(shù)

技術(shù)領(lǐng)域

本發(fā)明總體上涉及機(jī)器學(xué)習(xí)，并且更具體地涉及不依賴(lài)于單元位置的線性權(quán)重可更新的CMOS突觸陣列。

背景技術(shù)的描述

模擬乘法-加法加速器由于其功率效率而獲得了顯著興趣。正在開(kāi)發(fā)不同突觸元件，諸如PCM、RRAM、MRAM等等。模擬晶體管是突觸元件的選項(xiàng)之一，因?yàn)槠湓谌龢O管區(qū)域中的線性。然而，常規(guī)技術(shù)無(wú)意識(shí)地在突觸陣列的近端和遠(yuǎn)端處生成不同的脈沖形狀。然后，這導(dǎo)致跨單元陣列的不同權(quán)重更新特性。所以，需要一種用于歸因于突觸陣列中的單元位置的權(quán)重更新特性變化的解決方案。

發(fā)明內(nèi)容

根據(jù)本發(fā)明的一個(gè)方面，提供了一種神經(jīng)形態(tài)電路。神經(jīng)形態(tài)電路包括交叉開(kāi)關(guān)突觸陣列單元。所述交叉開(kāi)關(guān)突觸陣列單元包括互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管，所述CMOS晶體管的導(dǎo)通電阻由所述CMOS晶體管的柵極電壓控制，以更新所述交叉開(kāi)關(guān)突觸陣列單元的權(quán)重。所述神經(jīng)形態(tài)電路還包括一組行線，所述一組行線分別將所述突觸陣列單元與所述突觸陣列單元的第一端的多個(gè)突觸前神經(jīng)元串聯(lián)連接。神經(jīng)形態(tài)電路還包括一組列線，所述一組列線分別將所述突觸陣列單元與所述突觸陣列單元的第二端的多個(gè)突觸后神經(jīng)元串聯(lián)連接。通過(guò)執(zhí)行電荷共享技術(shù)來(lái)控制所述CMOS晶體管的所述柵極電壓，所述電荷共享技術(shù)使用與所述一組行線和所述一組列線對(duì)齊的單元控制線上的不重疊脈沖來(lái)更新所述交叉開(kāi)關(guān)突觸陣列單元的所述權(quán)重。

根據(jù)本發(fā)明的另一方面，提供了一種神經(jīng)形態(tài)芯片。神經(jīng)形態(tài)芯片包括由交叉開(kāi)關(guān)突觸陣列單元形成的突觸陣列。每個(gè)交叉開(kāi)關(guān)突觸陣列單元包括互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管，該晶體管具有由CMOS晶體管的柵極電壓控制的導(dǎo)通電阻，以更新交叉開(kāi)關(guān)突觸陣列單元的每個(gè)權(quán)重。每個(gè)交叉開(kāi)關(guān)突觸陣列單元還包括一組行線，所述一組行線分別將所述突觸陣列單元與所述突觸陣列單元的第一端的多個(gè)突觸前神經(jīng)元串聯(lián)連接。每個(gè)交叉開(kāi)關(guān)突觸陣列單元還包括一組列線，所述一組列線分別將所述突觸陣列單元與所述突觸陣列單元的第二端的多個(gè)突觸后神經(jīng)元串聯(lián)連接。通過(guò)執(zhí)行電荷共享技術(shù)來(lái)控制所述CMOS晶體管的所述柵極電壓，所述電荷共享技術(shù)使用與所述一組行線和所述一組列線對(duì)齊的單元控制線上的不重疊脈沖來(lái)更新所述交叉開(kāi)關(guān)突觸陣列單元的所述權(quán)重。

根據(jù)本發(fā)明的又一方面，提供了一種方法。該方法包括形成交叉開(kāi)關(guān)突觸陣列單元，所述交叉開(kāi)關(guān)突觸陣列單元包括互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管，所述CMOS晶體管具有由所述CMOS晶體管的柵極電壓控制的導(dǎo)通電阻，以更新所述交叉開(kāi)關(guān)突觸陣列單元的權(quán)重。該方法還包括形成一組行線，所述一組行線分別將所述突觸陣列單元與所述突觸陣列單元的第一端的多個(gè)突觸前神經(jīng)元串聯(lián)連接。該方法還包括形成一組列線，所述一組列線分別將所述突觸陣列單元與所述突觸陣列單元的第二端的多個(gè)突觸后神經(jīng)元串聯(lián)連接。通過(guò)執(zhí)行電荷共享技術(shù)來(lái)控制所述CMOS晶體管的所述柵極電壓，所述電荷共享技術(shù)使用與所述一組行線和所述一組列線對(duì)齊的單元控制線上的不重疊脈沖來(lái)更新所述交叉開(kāi)關(guān)突觸陣列單元的所述權(quán)重。

這些和其他特征和優(yōu)點(diǎn)將從其說(shuō)明性實(shí)施例的以下詳細(xì)描述中變得顯而易見(jiàn)，該詳細(xì)描述將結(jié)合附圖來(lái)閱讀。

附圖說(shuō)明

以下描述將參考以下附圖提供優(yōu)選實(shí)施例的細(xì)節(jié)，其中：