[發明專利]不依賴于單元位置的線性權重可更新的CMOS突觸陣列

在審

• 申請號: 201980065342.2
• 申請日: 2019-10-02
• 公開（公告）號: CN112805783A
• 公開（公告）日: 2021-05-14
• 發明（設計）人: 石井正俊;細川浩二;岡﨑篤也;巖科晶代
• 申請（專利權）人: 國際商業機器公司
• 主分類號: G11C11/54
• 分類號: G11C11/54;G11C13/00
• 代理公司: 中國貿促會專利商標事務所有限公司 11038
• 代理人: 馮雯

1.一種神經形態電路，包括：

交叉開關突觸陣列單元，所述交叉開關突觸陣列單元包括互補金屬氧化物半導體(CMOS)晶體管，所述CMOS晶體管的導通電阻由所述CMOS晶體管的柵極電壓控制，以更新所述交叉開關突觸陣列單元的權重；

一組行線，所述一組行線分別將所述突觸陣列單元與所述突觸陣列單元的第一端的多個突觸前神經元串聯連接；以及

一組列線，所述一組列線分別將所述突觸陣列單元與所述突觸陣列單元的第二端的多個突觸后神經元串聯連接，

其中，通過執行電荷共享技術來控制所述CMOS晶體管的所述柵極電壓，所述電荷共享技術使用與所述一組行線和所述一組列線對齊的單元控制線上的不重疊脈沖來更新所述交叉開關突觸陣列單元的所述權重。

2.如權利要求1所述的神經形態電路，其中，所述交叉開關突觸陣列單元包括三個電容器C1、C2和C3以更新所述柵極電壓，并且逐行執行所述電荷共享技術，使得通過使用所述電容器C1和C3以增量的方式來更新所述柵極電壓，并且通過使用所述電容器C2和C3以減量的方式來更新所述柵極電壓。

3.如權利要求2所述的神經形態電路，其中，所述神經形態電路還包括：

一對串聯的p型場效應晶體管(pFET)；

一對串聯的nFET，

其中，所述電容器C1的一端連接至串聯連接的所述一對pFET之間的公共點，并且所述電容器C2的一端連接至串聯連接的所述一對nFET之間的公共點。

4.如權利要求2所述的神經形態電路，其中，所述電容器C3的一端連接到所述一對pFET和所述一對nFET之間的公共點。

5.如權利要求2所述的神經形態電路，其中，所述突觸陣列單元包括：

一對串聯連接的p型場效應晶體管(pFET)，用于調節所述電容器C1和C3；以及

一對彼此串聯連接的nFET并連接到所述一對pFET，用于調節所述電容器C2和C3。

6.如權利要求5所述的神經形態電路，其中，所述突觸單元還包括連接點，所述連接點將所述一對pFET串聯連接至所述一對nFET，并且還連接至所述電容器C3的一端和所述CMOS晶體管的所述柵極。

7.如權利要求5所述的神經形態電路，其中，所述神經形態芯片執行所述電荷共享技術，使得使用所述非重疊脈沖切換更新增量線和時鐘增量線，從而以增量方式進行更新。

8.如權利要求5所述的神經形態電路，其中，所述神經形態芯片執行所述電荷共享技術，使得使用所述非重疊脈沖切換更新減量線和時鐘增量線，從而以減量方式進行更新。

9.如權利要求5所述的神經形態電路，其中，所述電容器C1和C2分別被所述一對pFET和所述一對nFET的寄生電容代替。

10.一種神經形態芯片，其包括由多個根據前述權利要求中任一項所述的神經形態電路形成的突觸陣列。

11.一種方法，包括：

形成交叉開關突觸陣列單元，所述交叉開關突觸陣列單元包括互補金屬氧化物半導體(CMOS)晶體管，所述CMOS晶體管具有由所述CMOS晶體管的柵極電壓控制的導通電阻，以更新所述交叉開關突觸陣列單元的權重；

形成一組行線，所述一組行線分別將所述突觸陣列單元與所述突觸陣列單元的第一端的多個突觸前神經元串聯連接；以及

形成一組列線，所述一組列線分別將所述突觸陣列單元與所述突觸陣列單元的第二端的多個突觸后神經元串聯連接，

其中，通過執行電荷共享技術來控制所述CMOS晶體管的所述柵極電壓，所述電荷共享技術使用與所述一組行線和所述一組列線對齊的單元控制線上的不重疊脈沖來更新所述交叉開關突觸陣列單元的所述權重。

12.如權利要求11所述的方法，其中，將所述交叉開關突觸陣列單元形成為包括三個電容器C1、C2和C3以更新所述柵極電壓，并且逐行執行所述電荷共享技術，使得通過使用所述電容器C1和C3以增量的方式來更新所述柵極電壓，并且通過使用所述電容器C2和C3以減量的方式來更新所述柵極電壓。