[發明專利]外延基板在審
| 申請號: | 201980056163.2 | 申請日: | 2019-08-20 |
| 公開(公告)號: | CN112602171A | 公開(公告)日: | 2021-04-02 |
| 發明(設計)人: | 堀切文正;成田好伸;鹽島謙次 | 申請(專利權)人: | 賽奧科思有限公司;住友化學株式會社 |
| 主分類號: | H01L21/20 | 分類號: | H01L21/20;C23C16/34;C30B25/20;C30B29/38;H01L21/205 |
| 代理公司: | 北京林達劉知識產權代理事務所(普通合伙) 11277 | 代理人: | 劉新宇;李茂家 |
| 地址: | 日本*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 外延 | ||
外延基板具備主面為c面的GaN基板、以及在主面上外延生長的GaN層,主面具有偏離角為0.4°以上的區域,在該區域上生長的前述GaN層中的E3陷阱濃度為3.0×1013cm?3以下。
技術領域
本發明涉及外延基板。
背景技術
氮化鎵(GaN)作為用于制造發光元件、晶體管等半導體裝置的材料而使用。通過使用在GaN基板上外延生長的高品質GaN層,能夠獲得高性能的半導體裝置。
GaN層所含的陷阱會使半導體裝置的特性降低。作為GaN層所含的主要陷阱,已知電子陷阱E3(以下也稱為E3陷阱),優選GaN層中的E3陷阱濃度低。此外,優選GaN層中的E3陷阱濃度的偏差小。非專利文獻1中說明了E3陷阱濃度因GaN層中的碳濃度減少而增加。
現有技術文獻
非專利文獻
非專利文獻1:T.Tanaka,K.Shiojima,T.Mishima and Y.Tokuda,“Deep-leveltransient spectroscopy of low-free-carrier-concentration n-GaN layers grownon freestanding GaN substrates:Dependence on carbon compensation ratio”,Japanese Journal of Applied Physics 55,061101(2016)
發明內容
本發明的一個目的是提供具備在GaN基板上外延生長的GaN層,且GaN層中的E3陷阱濃度的大小受到抑制的外延基板。
本發明的其它目的是提供具備在GaN基板上外延生長的GaN層,且GaN層中的E3陷阱濃度的偏差受到抑制的外延基板。
根據本發明的一個方式,提供一種外延基板,其具備:
主面為c面的GaN基板;以及
在前述主面上外延生長的GaN層,
前述主面具有偏離角為0.4°以上的區域,在該區域上生長的前述GaN層中的E3陷阱濃度為3.0×1013cm-3以下。
根據本發明的其它方式,提供一種外延基板,其具備:
主面為c面的GaN基板;以及
在前述主面上外延生長的GaN層,
前述主面具有偏離角為0.4°以上的區域,在該區域上生長的前述GaN層中,最大的E3陷阱濃度相對于最小的E3陷阱濃度的比率為1.5倍以下。
根據本發明的其它方式,提供一種外延基板,其具備:
主面為c面的GaN基板;以及
在前述主面上外延生長的GaN層,
前述GaN層中的E3陷阱濃度顯示出隨著前述主面中的偏離角變大而減少的傾向。
提供具備在GaN基板上外延生長的GaN層,且GaN層中的E3陷阱濃度的大小或偏差受到抑制的外延基板。
附圖說明
圖1的(a)是表示本發明的一個實施方式的外延基板的概略截面圖,圖1的(b)是表示實驗例中的測定試樣的概略立體圖。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于賽奧科思有限公司;住友化學株式會社,未經賽奧科思有限公司;住友化學株式會社許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201980056163.2/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





