[發明專利]計算機處理器中的數據保護

在審

• 申請號: 201980051069.8
• 申請日: 2019-07-24
• 公開（公告）號: CN112543923A
• 公開（公告）日: 2021-03-23
• 發明（設計）人: S·J·沃勒克
• 申請（專利權）人: 美光科技公司
• 主分類號: G06F12/14
• 分類號: G06F12/14;G06F21/60
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

本發明描述與計算機系統相關的系統、設備及方法，所述計算機系統具有處理器及存儲經加擾數據的主存儲器。所述處理器可具有高速緩沖存儲器、寄存器、執行單元及解擾器。所述處理器可將所述經加擾數據加載到所述高速緩沖存儲器中；且所述解擾器可在指令執行期間針對所述寄存器或所述執行單元及時將所述經加擾數據轉換成經解擾數據。所述經解擾數據可為指令、地址或指令的操作數。解擾可剛好在將呈經加擾形式的數據項以經解擾形式從所述高速緩沖存儲器加載到所述寄存器中之前或剛好在所述數據項以所述經加擾形式離開所述寄存器而以所述經解擾形式作為所述執行單元的輸入之后執行。所述經解擾數據及所述經加擾數據可具有以不同順序布置的同一組位。

相關申請案

本申請案主張2018年8月3日申請且標題為“計算機處理器中的數據保護(DataProtection in Computer Processors)”的第16/054,913號美國專利申請案的申請日期的權益，所述申請案的全部內容特此以引用的方式并入本文中。

技術領域

本文中所揭示的至少一些實施例大體上涉及計算機架構，且更具體來說但不限于，涉及計算機處理器中的數據安全性。

背景技術

典型計算機處理器從計算機系統的主存儲器接收指令及/或數據以進行處理?？蔀樘幚砥鞲咚倬彌_存儲指令及/或數據。在一些例子中，可未經授權地存取主存儲器或處理器高速緩沖存儲器中的內容。例如，形成在同一裸片上的多個處理器或處理核心可共享主存儲器。一個處理器或處理核心可通過共享的主存儲器及/或處理器高速緩沖存儲器通過存儲器共享及/或高速緩沖存儲器一致性協議來存取另一處理器或處理核心的內容。

例如，推測性執行是一種計算技術，其中處理器基于以下推測而執行一或多個指令：在一些條件下需要在得到關于是否應執行此類指令的確定結果之前執行此類指令。推測性執行可能導致其中可未經授權地存取內容的安全漏洞。計算機處理器中的安全漏洞的實例包含在2018年公開的Meltdown及Spectre。

附圖說明

在附圖的圖中以實例且非限制的方式說明實施例，在附圖中類似附圖標記指示類似元件。

圖1展示根據至少一些實施例的具有解擾器的處理器。

圖2展示用于從經加擾數據恢復位的解擾器的操作。

圖3說明處理器的解擾器。

圖4展示根據一個實施例的用于在處理器中解擾數據的方法。

圖5展示根據一個實施例的具有不同數據安全區域的處理器的結構。

具體實施方式

本發明包含經由數據加擾保護計算機處理器中的數據的技術。

例如，在計算機處理器中可使用地址尋址的數據項可在其用于指令執行之前以經加擾形式存儲。經加擾數據項可為指令、地址或待由指令對其進行操作的操作數。數據項可以經加擾形式高速緩沖存儲在內部高速緩沖存儲器及/或外部高速緩沖存儲器中；及/或數據項可以經加擾形式存儲在主存儲器中。解擾可在處理器內部執行以及時恢復數據項以在處理器中使用數據項。當數據項經加擾時，可能很難或不可能在沒有密鑰的情況下從經加擾形式恢復數據項。處理器使用(若干)秘密密鑰對數據項進行解擾以執行數據項。因此，提高處理器中的數據安全性。優選地，用于加擾及因此對應解擾操作的密鑰或秘密是隨機數；且加擾/解擾操作不涉及計算密集型操作，例如非對稱密碼學中要求的那些操作。優選地，用于處理器中的加擾/解擾操作的密鑰或秘密不是實體的數學/數值表示，例如非對稱密碼學中的公共或私有密鑰對。

圖1展示根據至少一些實施例的具有解擾器113的處理器101。