[發明專利]在存儲器內計算(CIM)電路中的后段制程(BEOL)電容器的應用

在審

• 申請號: 201980042574.6
• 申請日: 2019-08-22
• 公開（公告）號: CN112334916A
• 公開（公告）日: 2021-02-05
• 發明（設計）人: A·夏爾馬;J·T·卡瓦列羅斯;I·A·揚;R·克里希納穆爾蒂;S·馬尼帕特魯尼;U·阿維奇;G·K·陳;A·馬圖瑞亞;R·庫馬爾;P·克納戈;H·E·蘇姆布;N·哈拉蒂普;V·H·勒
• 申請（專利權）人: 英特爾公司
• 主分類號: G06N3/063
• 分類號: G06N3/063;H01L27/108;G11C11/409;H01L27/11502;G06N3/04;G06F17/16;H01L27/11
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 劉瑜

描述了一種裝置。該裝置包括存儲器內計算(CIM)電路。該CIM電路包括耦合到存儲器陣列的數學計算電路。存儲器陣列包括嵌入式動態隨機存取存儲器(eDRAM)存儲器陣列。描述了另一種裝置。該裝置包括存儲器內計算(CIM)電路。該CIM電路包括具有開關電容器電路的數學計算電路。開關電容器電路包括在半導體芯片的金屬/介電層內耦合到薄膜晶體管的后段制程(BEOL)電容器。描述了另一種裝置。該裝置包括存儲器內計算(CIM)電路。該CIM電路包括具有累加電路的數學計算電路。累加電路包括鐵電BEOL電容器，用于存儲要與由其他鐵電BEOL電容器存儲的其他值累加的值。

技術領域

本發明的領域總體上涉及計算機科學，并且更具體地，涉及在存儲器內計算(CIM)電路中的后段制程(BEOL)電容器的應用。

背景技術

隨著由現代半導體制造工藝實現的不斷提高的設備密度，人工智能已經成為基于半導體的信息處理的下一個重要的可達到的應用。然而，嘗試實現基于半導體的人工智能為新種類的半導體處理器芯片設計和制造結構創造了動力。

附圖說明

結合以下附圖，可以從以下具體實施方式中獲得對本發明的更好的理解，在附圖中：

圖1示出了神經網絡；

圖2a至圖2g示出了不同可能的存儲器內計算單位單元的示例；

圖3a和圖3b示出了不同的CIM電路架構；

圖4示出了耦合到相同的讀取數據線的存儲單元的同時/并發的激活；

圖5示出了具有由eDRAM單元構成的存儲器陣列的CIM電路；

圖6示出了1T1C eDRAM單元(現有技術)；

圖7a、7b、7c和7d示出了用于集成在CIM電路的存儲器陣列中的2T1C eDRAM單元；

圖8a和圖8b示出了用BEOL電容器和薄膜晶體管(TFT)形成的2T1C eDRAM單元結構；

圖9a、9b、9c、9d、9e、9f、9g、9h、9i、9j、9k、9l、9m、9n、9o、9p、9q、9r、9s示出了用于制造圖8a和圖8b的結構的過程；

圖10示出了開關電容器電路累加電路；

圖11示出了用于在開關電容器累加電路中使用的集成的BEOL電容器和TFT晶體管；

圖12a、12b、12c、12d、12e、12f、12g、12h和12i示出了制造圖11的結構的過程；

圖13比較了鐵電行為與非鐵電行為；

圖14示出了可用于形成二進制電容性設備的鐵電行為的示例；

圖15示出了包括二進制電容性設備的開關電容器累加電路；

圖16a示出了CIM電路在處理器內可以位于的不同的位置；

圖16b示出了指令執行流水線內的CIM執行單元；

圖17示出了計算系統。

具體實施方式

1.0對神經網絡和存儲器內計算(CIM)電路的介紹