[發明專利]在存儲器內計算(CIM)電路中的后段制程(BEOL)電容器的應用

在審

• 申請號: 201980042574.6
• 申請日: 2019-08-22
• 公開（公告）號: CN112334916A
• 公開（公告）日: 2021-02-05
• 發明（設計）人: A·夏爾馬;J·T·卡瓦列羅斯;I·A·揚;R·克里希納穆爾蒂;S·馬尼帕特魯尼;U·阿維奇;G·K·陳;A·馬圖瑞亞;R·庫馬爾;P·克納戈;H·E·蘇姆布;N·哈拉蒂普;V·H·勒
• 申請（專利權）人: 英特爾公司
• 主分類號: G06N3/063
• 分類號: G06N3/063;H01L27/108;G11C11/409;H01L27/11502;G06N3/04;G06F17/16;H01L27/11
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 劉瑜

1.一種裝置，包括：

用于實現布置在半導體芯片上的神經網絡的存儲器內計算(CIM)電路，所述CIM電路包括耦合到存儲器陣列的數學計算電路，所述存儲器陣列包括嵌入式動態隨機存取存儲器(eDRAM)存儲器陣列。

2.一種裝置，包括：

用于實現布置在半導體芯片上的神經網絡的存儲器內計算(CIM)電路，所述CIM電路包括耦合到存儲器陣列的數學計算電路，所述數學計算電路包括開關電容器電路，所述開關電容器電路包括在所述半導體芯片的金屬/介電層內耦合到薄膜晶體管的后段制程(BEOL)電容器。

3.根據權利要求2所述的裝置，其中，所述存儲器陣列包括靜態隨機存取存儲器(SRAM)存儲器陣列。

4.根據權利要求3所述的裝置，其中，所述BEOL電容器和所述薄膜晶體管位于所述SRAM存儲器陣列的上方。

5.根據權利要求4所述的裝置，其中，所述數學計算電路用于累加從所述存儲器陣列中讀取的值。

6.根據權利要求4所述的裝置，其中，所述數學計算電路用于將從所述存儲器陣列中讀取的值相乘并累加。

7.根據權利要求2所述的裝置，其中，所述數學計算電路用于累加從所述存儲器陣列中讀取的值。

8.根據權利要求2所述的裝置，其中，所述數學計算電路用于將從所述存儲器陣列中讀取的值相乘并累加。

9.一種裝置，包括：

用于實現布置在半導體芯片上的神經網絡的存儲器內計算(CIM)電路，所述CIM電路包括耦合到存儲器陣列的數學計算電路，所述數學計算電路包括累加電路，所述累加電路包括鐵電體BEOL電容器，以用于存儲要與由其他鐵電BEOL電容器存儲的其他值累加的值。

10.根據權利要求9所述的裝置，其中，所述存儲器陣列包括靜態隨機存取存儲器(SRAM)存儲器陣列。

11.根據權利要求10所述的裝置，其中，所述鐵電BEOL電容器位于所述SRAM存儲器陣列的上方。

12.根據權利要求11所述的裝置，其中，所述數學計算電路用于累加從所述存儲器陣列中讀取的值。

13.根據權利要求11所述的裝置，其中，所述數學計算電路用于將從所述存儲器陣列中讀取的值相乘并累加。

14.根據權利要求9所述的裝置，其中，所述數學計算電路用于累加從所述存儲器陣列中讀取的值。

15.根據權利要求9所述的裝置，其中，所述數學計算電路用于將從所述存儲器陣列中讀取的值相乘并累加。

16.根據權利要求9所述的裝置，其中，所述鐵電BEOL電容器的鐵電材料包括小于3nm的晶粒尺寸和/或是非晶形的。

17.根據權利要求9所述的裝置，其中，所述鐵電BEOL電容器包括從由以下各項組成的組中選擇的材料：

氧化鋯鉿；

氧化鉿；

氧化鋯；

氧化鉿鋁；

氧化鉿硅；

氧化鉿鋯鋁；

氧化鉿鋯硅；

氧化鉿釔；

氧化釔鋯；

氧化鉿釔鋯。

18.根據權利要求17所述的裝置，其中，所述材料摻雜有釔。

19.根據權利要求9所述的裝置，其中，所述開關電容器電路包括用于感測在所述鐵電電容器的偶極矩方向上的開關的電路，其中，所述開關的所述感測用于確定累加值。

20.根據權利要求19所述的裝置，其中，所述電路是電流感測電路。