[發明專利]處理數據的方法和設備

在審

• 申請號: 201980039501.1
• 申請日: 2019-09-29
• 公開（公告）號: CN112368676A
• 公開（公告）日: 2021-02-12
• 發明（設計）人: 仇曉穎;韓彬;吳迪
• 申請（專利權）人: 深圳市大疆創新科技有限公司
• 主分類號: G06F9/30
• 分類號: G06F9/30
• 代理公司: 北京龍雙利達知識產權代理有限公司 11329
• 代理人: 韓狄;毛威

一種處理數據的方法和設備，該方法包括：接收第一設備發送的至少一個請求信號(S110)，所述至少一個請求信號中的任意一個請求信號所請求處理的數據處理任務最多為M個；將所述至少一個請求信號中的第n個請求信號所請求的第m個數據處理任務的地址信息存儲在N行M列的地址寄存器陣列中的第n行第m列的地址寄存器中，N大于或者等于所述至少一個請求信號的個數；根據所述至少一個請求信號中每個數據處理任務的地址信息，選擇所述至少一個請求信號中地址信息不沖突的多個數據處理任務進行同時處理(S120)。因此，本處理數據的方法和設備能夠在片上多bank構成的存儲設備中讀寫任務發生bank沖突的情況下，減少處理時延。

版權申明

本專利文件披露的內容包含受版權保護的材料。該版權為版權所有人所有。版權所有人不反對任何人復制專利與商標局的官方記錄和檔案中所存在的該專利文件或者該專利披露。

技術領域

本申請涉及數據處理領域，尤其涉及一種處理數據的方法和設備。

背景技術

現如今，單指令多數據流(Single Instruction Multiple Data，SIMD)、超長指令字(Very Long Instruction Word，VLIW)和存儲器(Memory)交織結構等技術被廣泛應用于各種處理器，以提高處理器的處理效率。交織的memory結構由多個塊(bank)拼成，在充分利用SIMD結構和VLIW結構的情況下，常常會出現某個時鐘周期(cycle)訪問同一個memorybank的情況，從而造成memory bank沖突(conflict)。

發明內容

本申請提供了一種處理數據的方法和設備，能夠在片上多bank構成的存儲設備中讀寫任務發生bank沖突的情況下，減少處理時延。

第一方面，提供了一種處理數據的方法，包括：接收第一設備發送的至少一個請求信號，所述至少一個請求信號中的任意一個請求信號所請求處理的數據處理任務最多為M個，其中M大于等于1；將所述至少一個請求信號請求的數據處理任務的地址信息儲存在地址寄存器陣列中，其中，所述地址寄存器陣列包括N行M列的地址寄存器，所述至少一個請求信號中的第n個請求信號所請求的第m個數據處理任務的地址信息存儲在所述地址寄存器陣列中的第n行第m列的地址寄存器中，其中，n為大于等于1且小于等于N的正整數，m為大于等于1且小于等于M的正整數，N大于或者等于所述至少一個請求信號的個數；根據所述至少一個請求信號中每個數據處理任務的地址信息，選擇所述至少一個請求信號中地址信息不沖突的多個數據處理任務；同時處理所述多個數據處理任務。

第二方面，提供了一種處理數據的方法，包括：若第二設備中未完成的請求信號的個數小于預設值，向所述第二設備發送至少一個請求信號，所述至少一個請求信號的個數與所述未完成的請求信號的個數之和小于或者等于所述預設值，每個請求信號用于請求第二設備處理至少一個數據處理任務；接收所述第二設備發送的第一完成信號，所述第一完成信號用于指示第一請求信號中包括的數據處理任務全部完成，所述第一請求信號為所述至少一個請求信號與所述未完成的請求信號中的任意一個請求信號。

基于本申請的上述方案，接收端設備可以同時接收多個請求信號，該接收端設備可以為存儲設備，該存儲設備在該多個請求信號中選擇地址信息不沖突的數據處理任務進行同時處理，而地址沖突的處理任務按照接收順序進行處理，從而能夠處理在片上多bank構成的存儲設備中讀寫時發生的bank沖突，并且與傳統機制相比，減少了由于bank沖突引起的延遲(latency)，從而提高了并行訪存處理效率。

第三方面，提供了一種用于處理數據的第二設備，用于執行上述第一方面或第一方面的任意可能的實現方式中的方法。具體地，該第二設備包括用于執行上述第一方面或第一方面的任意可能的實現方式中的方法的單元。