[發明專利]用于形成半導體層的方法和材料沉積系統

在審

• 申請號: 201980038891.0
• 申請日: 2019-05-29
• 公開（公告）號: CN112262463A
• 公開（公告）日: 2021-01-22
• 發明（設計）人: P.阿塔納科維奇
• 申請（專利權）人: 斯蘭納UV科技有限公司
• 主分類號: H01L21/67
• 分類號: H01L21/67;H01L21/02;H01L21/285
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 王蕊瑞

公開了用于形成半導體層的系統和方法，所述半導體層包括基于氧化物的層，其中材料沉積系統具有旋轉機構，所述旋轉機構使基板繞著所述基板的基板沉積平面的中心軸旋轉。向所述基板供應材料的材料源具有i)具有出口孔平面的出口孔以及ii)始于所述出口孔平面的預定材料噴射空間分布。所述出口孔相對于所述基板的所述中心軸以正交距離、橫向距離和傾斜角來定位。所述系統可被配置成i)使用設定的傾斜角來找到所述正交距離和所述橫向距離的最小值，以實現所要的層沉積均勻性，或ii)使用設定的正交距離和設定的橫向距離來找到所述傾斜角，以實現所述所要的層沉積均勻性。

相關申請

本申請要求于2018年6月7日提交且標題為“Material Deposition System andMethods”的美國臨時專利申請No.62/682,005的優先權；所述美國臨時專利申請在此出于所有目的通過引用并入。

背景技術

在半導體制造工藝中，在反應室中使用例如源材料來在平面沉積表面上沉積薄膜材料。分子束外延(MBE)是在反應室中沉積單晶薄膜的幾種方法之一。分子束外延在高真空(HV)或超高真空(UHV)(例如，10^-6至10^-9Pa)中進行。MBE最重要的方面是(1)源材料物質選擇的靈活性；(2)所沉積的異種膜之間的界面的突變；(3)所沉積的膜的雜質含量低；以及(4)所沉積的膜的精確而均勻的厚度。最后一個方面是通過使用比通常超過每小時10,000nm的其他常規沉積工藝(如化學氣相沉積(CVD))的沉積速率相對較慢的沉積速率(通常小于每小時1,000nm)來實現。MBE的緩慢的沉積速率(或生長速率)有利地用于外延生長薄膜；然而，MBE需要按比例提高反應器真空度，以匹配其他沉積技術(例如CVD)所實現的低雜質含量。

在如MBE的沉積工藝中，高質量膜在整個沉積平面上可具有約99％或更大的厚度均勻性。換句話說，高質量膜在整個沉積平面上可能具有約1％或更小的厚度不均勻性。在當前的MBE工藝中，整個沉積平面的均勻性至關重要，因為生長速率與外延生長的膜的質量之間存在直接的相關性。也就是說，較慢的沉積速率使得能夠在整個沉積平面上控制均勻的原子單層規模覆蓋，以實現二維(2D)“逐層”(LbL)生長模式。使用LbL生長模式的薄膜沉積使得完整的2D層能夠在后續層生長之前形成，這是單晶薄膜和多層異質膜的外延生長的最理想方法。通常，至少依照以下標準，針對技術上相關的半導體(例如，AlGaAs、AlGaN、SiGe等)來實現LbL生長模式：(i)高度非平衡的溫度-壓力條件；(ii)物質在整個沉積平面上的均勻的到達速率；以及(iii)可賦予生長表面的高度均勻的空間溫度。

發明內容

在一些實施方案中，一種光電子裝置包括基板和外延沉積在所述基板上的多區堆疊。所述多區堆疊包括沿著生長方向具有氧極性晶體結構或金屬極性晶體結構的晶體極性。所述多區堆疊包括：包括緩沖層的第一區；包括晶體結構改善層的第二區；包括第一導電類型的第三區；包括本征導電類型層的第四區；以及包括第二導電類型的第五區，所述第二導電類型與所述第一導電類型相反。所述多區堆疊的至少一個區是包含Mg_(x)Zn_(1-x)O的塊體半導體材料。所述多區堆疊的至少一個區是包含以下各者中的至少兩者的超晶格：ZnO、MgO和Mg_(x)Zn_(1-x)O。

在一些實施方案中，一種光電子裝置包括基板和外延沉積在所述基板上的多區堆疊。所述多區堆疊包括沿著生長方向的非極性晶體材料結構。所述多區堆疊包括：包括緩沖層的第一區；包括晶體結構改善層的第二區；包括第一導電類型的第三區；包括本征導電類型層的第四區；以及包括第二導電類型的第五區，所述第二導電類型與所述第一導電類型相反。所述多區堆疊的至少一個區是包含Mg_(x)Zn_(1-x)O的塊體半導體材料。所述多區堆疊的至少一個區是包含以下各者中的至少兩者的超晶格：ZnO、MgO和Mg_(x)Zn_(1-x)O。