[發明專利]具有二階動態加權算法的基于電荷的數模轉換器

在審

• 申請號: 201980028981.1
• 申請日: 2019-04-29
• 公開（公告）號: CN112042126A
• 公開（公告）日: 2020-12-04
• 發明（設計）人: V·奎凱姆波伊克斯;E·卡萊蒂
• 申請（專利權）人: 微芯片技術股份有限公司
• 主分類號: H03M1/06
• 分類號: H03M1/06;H03M1/74
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 陳斌

本發明公開了一種方法，該方法包括：接收數模轉換器(DAC)的樣本；基于對單元DAC的輸入的先前分割將該樣本分割到該單元DAC以消除該DAC的輸出中由該單元DAC的增益失配所導致的積分非線性度，包括通過遞歸n階分割算法分割對該單元DAC的DAC輸入的樣本。該算法包括對于每個DAC輸入：確定該DAC輸入的第一分割，該第一分割將消除(n?1)階先前積分非線性度；將該第一分割的等效DAC輸入添加到該DAC輸入以獲得總DAC輸入；使用該總DAC輸入對該單元DAC的輸入的一階施加以產生DAC輸入的第二分割；對該第一分割和該第二分割求和以產生最終分割；以及基于該最終分割來計算每一階積分處的非線性度余數。

優先權

本申請要求2018年4月30日提交的美國臨時專利申請第62/664,511號的優先權，所述申請的內容據此全文并入。

技術領域

本公開涉及用于數模轉換(DAC)的電路，并且更具體地涉及一種具有二階動態加權平均算法的基于電荷的數模轉換器。

背景技術

如今在用于消費者、工業應用等的電子器件中廣泛使用模數轉換器(ADC)。通常，模數轉換器包括用于接收模擬輸入信號并且輸出與模擬輸入信號成比例的數字值的電路。該數字輸出值通常呈并行字或串行數字位串的形式。存在許多類型的模數轉換方案，諸如電壓-頻率轉換、電荷重分布、積分調制及其他。通常，這些轉換方案中的每個轉換方案具有其優點和缺點。已經看到越來越多使用的一種類型的模數轉換器是基于開關電容器的Σ-Δ轉換器(sigma-delta converter)。

發明內容

本公開的實施方案包括一種數模轉換器(DAC)。該DAC可包括加法電路。該加法電路可通過模擬電路、數字電路或由處理器執行的指令的任何合適的組合來實施。盡管DAC可包括至少兩個單元DAC，但是它可包括任何合適數量和種類的單元DAC。單元DAC可通過模擬電路、數字電路或由處理器執行的指令的任何合適的組合來實施。單元DAC可由任何合適的級數(諸如五級)來實施。每個單元DAC可被配置為輸出與其單元DAC輸入成比例的模擬值。該輸出可為固有線性方式的?？墒馆敵雠c時鐘信號同步。每個單元DAC在與DAC的其他單元DAC相比時可包括增益失配。加法電路可被配置為對單元DAC的輸出進行求和并且輸出該和作為DAC的輸出。DAC可包括計算電路。該計算電路可通過模擬電路、數字電路或由處理器執行的指令的任何合適的組合來實施。計算電路可被配置為接收DAC輸入的多個連續樣本。可根據時鐘信號對樣本進行采樣。計算電路可被配置為對于所接收的每個樣本，基于對單元DAC的輸入的先前分割來分割對單元DAC的DAC輸入的樣本，使得單元DAC輸入之和等于DAC的輸入。計算電路可被配置為使用多個連續DAC輸出的積分，消除DAC的輸出中由單元DAC的增益失配所導致的積分非線性度。該計算電路可被配置為通過遞歸n階分割算法分割對單元DAC的DAC輸入的樣本，其中n大于一。在該算法期間，對于每個DAC輸入，該計算電路可被配置為：確定DAC輸入的第一分割，該第一分割將消除(n-1)階先前積分的非線性度；計算DAC輸入的第一分割的等效DAC輸入；將該等效DAC輸入添加到DAC輸入以獲得總DAC輸入；使用一階算法將總DAC輸入施加到單元DAC的輸入以消除n階先前積分非線性度并且產生DAC輸入的第二分割；對DAC輸入的第一分割與DAC輸入的第二分割進行求和以產生最終分割(最終分割用作對單元DAC的輸入以用于DAC輸入的當前樣本)；以及基于DAC輸入的最終分割計算每一階積分處的非線性度余數。