[發明專利]用于高性能處理器的高帶寬存儲器封裝

在審

• 申請號: 201980018366.2
• 申請日: 2019-03-28
• 公開（公告）號: CN111837234A
• 公開（公告）日: 2020-10-27
• 發明（設計）人: 權云成;金楠勛;特克久·康
• 申請（專利權）人: 谷歌有限責任公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L23/538;H01L25/065;H01L25/00;H01L25/18;H05K1/11;H01L21/48;H01L23/14;H01L23/485
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 李佳;鄧聰惠

提供了集成部件封裝和組裝集成部件封裝的方法。集成部件封裝可以包括凸塊節距松弛層。高帶寬存儲器部件經由第一集合的凸塊接合件連接在凸塊節距松弛層的第一側上直接機械地耦合到凸塊節距松弛層。高帶寬存儲器部件經由第一集合的凸塊接合件連接在凸塊節距松弛層的第一側上直接電耦合到凸塊節距松弛層。凸塊節距松弛層經由第二集合的凸塊接合件連接機械地耦合到基板的第一側。高帶寬存儲器部件經由凸塊節距松弛層和第二集合的凸塊接合件連接電耦合到基板，并且第二集合的凸塊接合件連接的凸塊節距大于第一集合的凸塊接合件連接。

相關申請

本申請要求于2018年4月9日提交的、題為“HIGH BANDWIDTH MEMORY PACKAGE FORHIGH PERFORMANCE PROCESSORS”的美國專利申請No.15/948,456的優先權和權益，其全部內容通過引用合并于此。

背景技術

數據量的增長以及數據中心的高性能ASIC和其他處理器的使用的增加，要求具有大的高帶寬存儲器容量的系統和集成部件封裝。通常，通過將存儲器層在彼此的頂部堆疊或通過增加每個高帶寬存儲器部件的單位容量來增加系統和/或集成部件封裝中的高帶寬存儲器容量。然而，將存儲器層在彼此的頂部堆疊或增加每個高帶寬存儲器部件的單位容量會增加制造成本并增加制作復雜度。

發明內容

根據一個方面，本公開中描述的主題涉及一種包括凸塊節距松弛層的集成部件封裝。高帶寬存儲器部件經由第一集合的凸塊接合件連接在凸塊節距松弛層的第一側上直接機械地耦合到凸塊節距松弛層。高帶寬存儲器部件經由第一集合的凸塊接合件連接直接在凸塊節距松弛層的第一側上電耦合到凸塊節距松弛層。凸塊節距松弛層經由第二集合的凸塊接合件連接機械地耦合到基板的第一側。高帶寬存儲器部件經由凸塊節距松弛層和第二集合的凸塊接合件連接電耦合到基板，其中，第二集合的凸塊接合件連接中的凸塊接合件連接的凸塊節距大于第一集合的凸塊接合件連接中的凸塊接合件連接的凸塊節距。

在一些實施方式中，第一集合的凸塊接合件連接比第二集合的凸塊接合件連接被更密集地封裝。在一些實施方式中，重新分布層被包括在凸塊節距松弛層中，并且電介質層被包括在重新分布層的頂部上。在一些實施方式中，凸塊節距松弛層包括與第二集合的凸塊接合件連接對應的電鍍透孔(thru-hole)。在一些實施方式中，重新分布層包括一個或多個跡線，該跡線終止于電鍍透孔的一端處，并且另一端暴露于與第一集合的凸塊接合件連接對應的開口。

在一些實施方式中，處理器經由第三集合的凸塊接合件連接耦合到基板。在一些實施方式中，第三集合的凸塊接合件連接的凸塊節距大于第一集合的凸塊接合件連接的凸塊節距。在一些實施方式中，一個或多個高速輸入/輸出(I/O)跡線耦合到凸塊節距松弛層和第三集合的凸塊接合件連接。在一些實施方式中，高帶寬存儲器部件經由凸塊節距松弛層電耦合到處理器。

在一些實施方式中，集成部件封裝包括連接到基板的頂部側的去耦封裝上電容器。在一些實施方式中，處理器是專用集成電路。在一些實施方式中，基板是有機基板。在一些實施方式中，凸塊節距松弛層包括硅。

至少一個方面涉及一種組裝集成部件封裝的方法。該方法包括經由第一集合的凸塊接合件連接將高帶寬存儲器部件直接機械地耦合到凸塊節距松弛層。該方法包括經由第一集合的凸塊接合件連接將高帶寬存儲器部件直接電耦合到凸塊節距松弛層。該方法包括將凸塊節距松弛層直接機械地耦合到基板的第一側。該方法包括經由凸塊節距松弛層和第二集合的凸塊接合件連接將高帶寬存儲器部件電耦合到基板。第二集合的凸塊接合件連接中的凸塊接合件連接的凸塊節距大于第一集合的凸塊接合件連接中的凸塊接合件連接的凸塊節距。

附圖說明

如附圖所示，從以下對本發明的示例實施方式的更具體描述中，前述內容將顯而易見。附圖不一定按比例繪制，而是將重點放在示出本發明的實施方式上。

圖1是根據示例實施方式的集成部件封裝的剖視圖的視圖。