[發(fā)明專利]三維半導(dǎo)體結(jié)構(gòu)的可視化

在審

• 申請?zhí)枺?/td>: 201980016475.0
• 申請日: 2019-03-04
• 公開（公告）號: CN111837226A
• 公開（公告）日: 2020-10-27
• 發(fā)明（設(shè)計）人: A·J·羅森貝格;J·伊洛雷塔;T·G·奇烏拉;A·吉里紐;徐寅;徐凱文;J·亨奇;A·貢德;A·韋爾德曼;列-關(guān)·里奇·利;H·舒艾卜
• 申請（專利權(quán)）人: 科磊股份有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66;G01B15/04;G01N23/201;H01L29/78;H01L27/108
• 代理公司: 北京律盟知識產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 劉麗楠

一種半導(dǎo)體計量工具檢驗(yàn)半導(dǎo)體晶片的區(qū)域。所述經(jīng)檢驗(yàn)區(qū)域包含在至少一個維度上周期性地布置的3D半導(dǎo)體結(jié)構(gòu)的多個例子。計算機(jī)系統(tǒng)基于在所述檢驗(yàn)期間收集的測量產(chǎn)生所述3D半導(dǎo)體結(jié)構(gòu)的相應(yīng)例子的模型。所述計算機(jī)系統(tǒng)呈現(xiàn)展示所述模型的3D形狀的所述模型的圖像且將所述圖像提供到裝置以用于顯示。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體計量，且更明確來說，涉及產(chǎn)生展示半導(dǎo)體結(jié)構(gòu)的三維(3D)性質(zhì)的可視化。

背景技術(shù)

可使用各種類型的計量(例如不同類型的光學(xué)計量及小角度x射線散射(SAXS))特性化三維半導(dǎo)體結(jié)構(gòu)。然而，所得測量的不充分可視化可引起數(shù)據(jù)被忽視或未被充分理解。此數(shù)據(jù)對于對半導(dǎo)體制造工藝進(jìn)行調(diào)試，提高工藝的良率及可靠性或預(yù)測半導(dǎo)體裝置的性能可為重要的。不充分可視化還使得與參考數(shù)據(jù)(例如來自臨界尺寸掃描電子顯微術(shù)(CD-SEM)及透射電子顯微術(shù)(TEM)的數(shù)據(jù))的比較變困難。

發(fā)明內(nèi)容

因此，需要用于可視化3D半導(dǎo)體結(jié)構(gòu)的改進(jìn)技術(shù)。此類結(jié)構(gòu)的實(shí)例包含(但不限于)3D存儲器(例如，3D快閃存儲器)中的存儲器孔、finFET及DRAM單元。

在一些實(shí)施例中，一種半導(dǎo)體結(jié)構(gòu)可視化的方法包含：在半導(dǎo)體計量工具中，檢驗(yàn)半導(dǎo)體晶片的區(qū)域。所述半導(dǎo)體晶片可包含半導(dǎo)體邏輯電路或半導(dǎo)體存儲器電路中的至少一者。所述經(jīng)檢驗(yàn)區(qū)域包含在至少一個維度上周期性地布置的3D半導(dǎo)體結(jié)構(gòu)的多個例子。所述方法還包含：在包括一或多個處理器及存儲通過所述一或多個處理器執(zhí)行的指令的存儲器的計算機(jī)系統(tǒng)中，基于所述檢驗(yàn)產(chǎn)生所述3D半導(dǎo)體結(jié)構(gòu)的相應(yīng)例子的模型。所述方法進(jìn)一步包含：在所述計算機(jī)系統(tǒng)中呈現(xiàn)展示所述模型的3D形狀的所述模型的圖像及將所述圖像提供到裝置以用于顯示。

在一些實(shí)施例中，一種半導(dǎo)體檢驗(yàn)系統(tǒng)包含半導(dǎo)體計量工具及具有一或多個處理器及存儲由所述一或多個處理器執(zhí)行的一或多個程序的存儲器的計算機(jī)系統(tǒng)。所述一或多個程序包含用于執(zhí)行以上方法的全部或一部分的指令。在一些實(shí)施例中，一種非暫時性計算機(jī)可讀存儲媒體存儲經(jīng)配置以由計算機(jī)系統(tǒng)執(zhí)行的一或多個程序。所述一或多個程序包含用于執(zhí)行以上方法的全部或一部分的指令。

附圖說明

為更好地理解各個所描述實(shí)施例，應(yīng)結(jié)合以下圖式參考下文實(shí)施方式。

圖1A展示顯示存儲器孔的沿著其深度的CD輪廓的變化的圖表。

圖1B展示顯示存儲器孔的沿著其深度的傾斜度的圖表。

圖2展示根據(jù)一些實(shí)施例的半導(dǎo)體結(jié)構(gòu)可視化的方法的流程圖。

圖3A展示根據(jù)一些實(shí)施例的圖像，所述圖像是具有多個存儲器孔的3D半導(dǎo)體存儲器裝置的經(jīng)建模切片的等角投影。

圖3B展示根據(jù)一些實(shí)施例的圖像，所述圖像是兩個finFET的經(jīng)建模部分的等角投影。

圖4A到4D展示根據(jù)一些實(shí)施例的從不同視角呈現(xiàn)的經(jīng)建模存儲器孔的圖像。

圖5A及5B展示根據(jù)一些實(shí)施例的圖像，所述圖像是相應(yīng)經(jīng)建模存儲器孔的透視圖。

圖6展示根據(jù)一些實(shí)施例的圖像，所述圖像包含經(jīng)建模存儲器孔的透視圖連同在各種深度處的模型的橫截面。

圖7A到7C展示根據(jù)一些實(shí)施例的相應(yīng)經(jīng)建模存儲器孔的架構(gòu)視圖。

圖8A及8B展示根據(jù)一些實(shí)施例的在具有存儲器孔的半導(dǎo)體中的經(jīng)建模體積的不透明及半透明圖像。

圖9展示根據(jù)一些實(shí)施例的圖像，所述圖像包含經(jīng)建模存儲器孔的底表面及用戶可選橫截面。

圖10是根據(jù)一些實(shí)施例的半導(dǎo)體檢驗(yàn)系統(tǒng)的框圖。

貫穿圖式及說明書，相同元件符號指代對應(yīng)部分。

具體實(shí)施方式