[發明專利]用于N型金氧半導體源極漏極應用的共摻雜處理

在審

• 申請號: 201980010112.6
• 申請日: 2019-03-08
• 公開（公告）號: CN111656528A
• 公開（公告）日: 2020-09-11
• 發明（設計）人: 鮑新宇;葉祉淵;華·春
• 申請（專利權）人: 應用材料公司
• 主分類號: H01L29/66
• 分類號: H01L29/66;H01L29/78;H01L29/167;H01L29/08;H01L29/06
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 徐金國;趙靜

提供一種包括使用選擇性外延生長形成的Si:As源極與漏極延伸部和Si:As或Si:P源極與漏極特征的裝置及形成此裝置的方法。通過同時的膜形成與膜蝕刻沉積本文用于源極與漏極延伸部和源極與漏極特征的外延層，其中以相較于將沉積材料沉積在基板的非單晶位置上更慢的速率蝕刻單晶層上的已沉積材料。因此，外延層沉積在單晶表面上，而沒有一層沉積在諸如硅之類的相同基底材料的非單晶表面上。

背景

技術領域

本公開內容的實施方式一般地涉及半導體制造工藝與裝置的領域，尤其是，涉及基板上源極與漏極延伸部的外延生長的方法及使用那些方法形成的裝置。

背景技術

可靠地生產亞半微米及更小的特征對于半導體裝置的下一世代的超大規模集成電路(VLSI)與特大規模集成電路(ULSI)是關鍵技術挑戰之一。隨著電路技術極限的推進，使用VLSI與ULSI技術制造的集成電路的縮減尺寸已在處理能力上提出額外要求。

由于電路密度增加以用于下一世代裝置，諸如通孔、溝槽、觸點、柵極結構及其他特征的互連的寬度減少至22nm或更小尺寸，而在之間的介電材料的尺寸同樣地縮減。在能夠制造下一世代裝置與結構的一方法學中，使用半導體裝置特征的三維(3D)堆疊。特別是，場效晶體管，在其中基板的下方硅向上地或向外地投射成為延長的臺面或“鰭片”(鰭式場效晶體管，FinFET)，通常被用于作為半導體裝置中的3D結構。通過將晶體管布置成三維而非常規的二維，更大數量的晶體管可定位在給定尺寸的集成電路(IC)裝置中且彼此非常靠近地定位。

FinFET裝置通常包括橫截面中高深寬比的半導體鰭片，用于晶體管的通道及源極和漏極特征形成在半導體鰭片上方。柵極電極形成在鰭片的一部分上方，以利用通道及源極與漏極特征的增加的表面積的優點用以生產更快速、更可靠及控制更佳的半導體晶體管裝置。FinFET的進一步優點包括降低短通道效應并相較于覆蓋相同基板面積的等效二維晶體管結構允許更高的電流在其中流動。

通常，在用以形成FinFET的N型金氧半導體(nMOS)工藝流程中，虛擬柵極(dummygate)形成在鰭片上方，而在源極與漏極延伸部形成在虛擬柵極之下的鰭片側壁上與在從鰭片的兩側延伸的基板的相鄰表面上之前，側壁間隔物形成在虛擬柵極的側壁上方。在典型工藝中，通過摻雜鰭片與相鄰硅基板表面的硅而形成源極與漏極延伸部，此摻雜是通過使用傾斜注入束的離子注入而進入鰭片側部，這樣鰭片側部被間隔物和/或虛擬柵極所遮蔽。在這些3D結構中，在同時地克服由間隔物和/或虛擬柵極的存在致使的遮蔽，難以使用傾斜束而仍產生摻雜成分的相對均勻的濃度。側壁間隔物遮蔽鰭片的側壁的上部分，并因此發生具有與鰭片的基底處相比朝向鰭片的頂部的更低摻雜物濃度的注入摻雜物物種的非均勻濃度，造成不一致的晶體管性能。對于具有7nm或更小厚度的鰭片，離子注入的源極與漏極延伸部具有非均勻摻雜剖面濃度，這通過產生出非期望的較短未摻雜通道長度而致使更低開啟電流，以及造成更高關閉漏電流，更高關閉漏電流使得即使無電壓施加于柵極時讓通道留在不期望的開啟狀態。

因此，本領域中需要FINFET或其他三維裝置的均勻濃度、和/或可預測濃度、源極和漏極延伸部的摻雜。

發明內容

本文所述實施方式一般地涉及半導體裝置及制造半導體裝置的方法。