[發(fā)明專利]多層配線的形成方法和存儲(chǔ)介質(zhì)

在審

• 申請?zhí)枺?/td>: 201980009315.3
• 申請日: 2019-01-23
• 公開（公告）號(hào): CN111630654A
• 公開（公告）日: 2020-09-04
• 發(fā)明（設(shè)計(jì)）人: 田中崇;巖下光秋
• 申請（專利權(quán)）人: 東京毅力科創(chuàng)株式會(huì)社
• 主分類號(hào): H01L21/768
• 分類號(hào): H01L21/768;C23C18/18;H01L23/522
• 代理公司: 北京尚誠知識(shí)產(chǎn)權(quán)代理有限公司 11322
• 代理人: 龍淳;常殿國

實(shí)施方式的多層配線的形成方法是埋入型的多層配線的形成方法，其包括：在通孔(70)中配線(50)露出的底面(73)形成單分子膜(80)的工序，其中該通孔(70)在設(shè)置于基片的配線(50)上的絕緣膜(60)的規(guī)定的位置形成并貫通至配線(50)；在通孔(70)的側(cè)面(72)形成阻擋膜(81)的工序；除去單分子膜(80)的工序；將露出于通孔(70)的底面(73)的配線(50)作為催化劑，從通孔(70)的底面(73)起形成無電解鍍膜(82)的工序。

技術(shù)領(lǐng)域

本發(fā)明的實(shí)施方式涉及多層配線的形成方法和存儲(chǔ)介質(zhì)。

背景技術(shù)

一直以來，作為在當(dāng)做基片(基板)的半導(dǎo)體晶片(以下，稱為晶片。)形成多層配線的方法，已知有在設(shè)置于配線上的絕緣膜形成的通孔的內(nèi)面層疊阻擋層和種子層，然后實(shí)施電解鍍敷處理以填埋通孔的內(nèi)部的方法(例如，參照專利文獻(xiàn)1)。

現(xiàn)有技術(shù)文獻(xiàn)

專利文獻(xiàn)

專利文獻(xiàn)1：日本特開2013-194306號(hào)公報(bào)

發(fā)明內(nèi)容

發(fā)明要解決的技術(shù)問題

然而，在現(xiàn)有的多層配線的形成方法中，在通孔的深寬比高的情況下，阻擋層和種子層相對于通孔的比例變高而通孔變得細(xì)長，因此在電解鍍敷處理中難以良好地填埋通孔的底部附近。由此，在通孔的底部附近等可能形成空隙(void)、裂縫(seam)等不良部位，所以存在半導(dǎo)體裝置的可靠性降低的可能性。

實(shí)施方式的一方式是鑒于上述情況完成的，其目的在于，提供能夠在深寬比高的通孔的底部附近形成良好的金屬配線的多層配線的形成方法和存儲(chǔ)介質(zhì)。

用于解決技術(shù)問題的技術(shù)手段

實(shí)施方式的一方式的多層配線的形成方法是埋入型的多層配線的形成方法，其包括：在通孔中上述配線露出的底面形成單分子膜的工序，其中上述通孔在設(shè)置于基片的配線上的絕緣膜的規(guī)定的位置形成并貫通至上述配線；在上述通孔的側(cè)面形成阻擋膜的工序；除去上述單分子膜的工序；和將露出于上述通孔的底面的上述配線作為催化劑，從上述通孔的底面起形成無電解鍍膜的工序。

發(fā)明效果

依照實(shí)施方式的一方式，能夠在深寬比高的通孔的底部附近形成良好的金屬配線。

附圖說明

圖1是表示實(shí)施方式的多層配線形成系統(tǒng)的概要結(jié)構(gòu)的示意圖。

圖2是表示實(shí)施方式的無電解鍍敷處理單元的結(jié)構(gòu)的截面圖。

圖3是表示實(shí)施方式的電解鍍敷處理單元的結(jié)構(gòu)的截面圖。

圖4A是用于說明實(shí)施方式的多層配線的形成處理的示意圖(1)。

圖4B是用于說明實(shí)施方式的多層配線的形成處理的示意圖(2)。

圖4C是用于說明實(shí)施方式的多層配線的形成處理的示意圖(3)。

圖4D是用于說明實(shí)施方式的多層配線的形成處理的示意圖(4)。

圖4E是用于說明實(shí)施方式的多層配線的形成處理的示意圖(5)。

圖4F是用于說明實(shí)施方式的多層配線的形成處理的示意圖(6)。

圖4G是用于說明實(shí)施方式的多層配線的形成處理的示意圖(7)。

圖5是表示實(shí)施方式的多層配線的形成處理中的處理順序的流程圖。

具體實(shí)施方式