[發明專利]用于設定電路晶體管的寬長比的方法、電路及電路布置

在審

• 申請號: 201980009286.0
• 申請日: 2019-01-22
• 公開（公告）號: CN111656688A
• 公開（公告）日: 2020-09-11
• 發明（設計）人: 張健學;張坤翔;奈覺專·倫;西瓦拉瑪克里希南·哈里哈拉克里希南
• 申請（專利權）人: 南洋理工大學
• 主分類號: H03K19/003
• 分類號: H03K19/003;H03K3/356
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 潘軍

根據本發明的實施例，提供了一種電路。該電路包括：第一組晶體管，被配置成接收提供給電路的一個或多個輸入信號；以及第二組晶體管，彼此電耦合，其中第二組晶體管被配置成提供電路的一個或多個輸出信號，其中第一組晶體管和第二組晶體管彼此電耦合，并且其中對于第一組晶體管和第二組晶體管中的每個晶體管，晶體管被配置成驅動與該晶體管相關聯的負載并且其寬長比的尺寸大于為驅動負載而優化的晶體管的寬長比。

相關申請的交叉引用

本申請要求2018年1月22日提交的新加坡專利申請No.10201800549R的優先權的權益，出于所有目的，其全部內容以引用方式并入本文中。

技術領域

各個實施例涉及電路、用于設定電路晶體管的寬長比的方法及電路布置。

背景技術

在太空和衛星(SS)應用中，集成電路(IC)的穩健性是最重要的設計考慮因素之一。這是因為在用于SS應用的電子系統中具體實施的IC受到各種可能的輻射效應，這可能會危害IC的功能，最壞的情況是會對IC造成永久性且無法修復的損壞。類似地，對于諸如汽車(例如，第5級自動駕駛汽車)之類的高可靠性(高可靠性)應用，同樣的穩健性考慮因素也適用，這是因為包裝材料中可能包含阿爾法粒子(從殘余放射性元素發射)，可能導致不期望的故障并損壞IC。可能的輻射效應包括單粒子效應(SEE)，其中當通電的粒子撞擊IC時會引起錯誤。SEE中的一個是單粒子瞬態(SET)，其中在晶體管節點上發生的單粒子(例如，激發的粒子)產生電荷，所述電荷在晶體管節點上創建瞬態脈沖。瞬態脈沖可能對IC有害。例如，在數字電路中，瞬態脈沖可通過在順序邏輯中翻轉邏輯狀態而導致單粒子翻轉(SEU)，從而導致錯誤。當使用先進的納米級制造工藝(例如，特征尺寸＜90nm)和/或在嚴重的輻射環境下，IC中SEE的發生率預期是高的。因此，迫切期望減輕SET(從而減輕SEU)，以增強用于SS和高可靠性應用的IC的整體穩健性。

為了減輕SEE，可以通過專用IC制造工藝、設計技術或其組合來實現對IC進行輻射硬化。在SS應用中使用的專用IC制造工藝在某種意義上來說是奇特的，因為這些工藝不易獲得，而且其成本通常很高。另一方面，用于輻射硬化的設計技術(也稱為“輻射硬化設計”(RHBD))越來越流行，因為可以將RHBD技術整合到當前最先進的商業可獲得的制造工藝中。

存在已知的順序邏輯，包括一些已知的RHBD實踐。圖1A和圖1B描繪了兩個已知的三態反相器，其廣泛用作包括鎖存器和觸發器的順序邏輯的構建塊。圖1A示出了傳輸門(TG)三態反相器170a，而圖1B示出了C²MOS(時鐘CMOS)三態反相器170b。有四個晶體管，兩個PMOS(p型金屬氧化物半導體)晶體管T1、T2和兩個NMOS(n型金屬氧化物半導體)晶體管T3、T4的形式，以如圖1A和圖1B所示所示的方式連接。還示出了輸入信號“A”、輸出信號“Q”和信號“EN”。對于傳輸門(TG)三態反相器170a，非門171a的輸入連接到NMOS晶體管T4的柵極端子并接收信號EN，并且其輸出連接到PMOS晶體管的柵極端子T2。對于C²MOS三態反相器170b，非門171b的輸入連接到NMOS晶體管T3的柵極端子并接收信號EN，并且其輸出連接到PMOS晶體管T2的柵極端子。當EN為‘1’時，當EN為‘0’時，Q處于高阻態。三態反相器170a、170b可以容易地配置用于鎖存器和觸發器。作為非限制性示例，圖2A和圖2B示出了分別具有三態反相器170a(圖1A)、170b(圖1B)的TG D觸發器(傳輸門延遲觸發器)270a和C²MOS D觸發器(時鐘CMOS延遲觸發器)270b。