[發明專利]三維存儲器件及其制作方法

有效

• 申請號: 201980003403.2
• 申請日: 2019-11-28
• 公開（公告）號: CN111052381B
• 公開（公告）日: 2021-02-26
• 發明（設計）人: 徐文祥;楊號號;黃攀;嚴萍;霍宗亮;周文斌;徐偉
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/11551
• 分類號: H01L27/11551;H01L27/11578
• 代理公司: 北京永新同創知識產權代理有限公司 11376
• 代理人: 林錦輝

公開了三維(3D)存儲器件及其制作方法的實施例。所述方法包括：在襯底上形成交替電介質堆疊層；在交替電介質堆疊層的上部部分中形成頂部選擇柵切口和兩個結構強化插塞，其中，每一結構強化插塞具有窄支撐主體和兩個擴大的連接部分；在交替電介質堆疊層中形成多個溝道結構；在交替電介質堆疊層中形成多條柵縫隙，其中，每一柵縫隙暴露對應的結構強化插塞的一個擴大的連接部分的側壁；將交替電介質堆疊層轉換為交替導電/電介質堆疊層；以及在包括連接至對應結構強化插塞的一個擴大的連接部分的擴大的末端部分的每一柵縫隙中形成柵縫隙結構。

技術領域

本公開總體上涉及半導體技術領域，并且特別是涉及用于形成三維(3D)存儲器件的方法。

背景技術

通過改進工藝技術、電路設計、編程算法和制作工藝使平面存儲單元縮小到了更小的尺寸。但是，隨著存儲單元的特征尺寸接近下限，平面工藝和制作技術變得具有挑戰性而且昂貴。因而，平面存儲單元的存儲密度接近上限。三維(3D)存儲架構能夠解決平面存儲單元中的密度限制。

隨著半導體技術的進步，3D存儲器件(例如，3D NAND存儲器件)不斷擴充更多的氧化物/氮化物(ON)層，以提高晶圓的面積利用率。在一些現有的3D NAND存儲器件中，隨著氧化物/氮化物(ON)層的數量的增大，柵縫隙(GLS)的刻蝕深度也相應地增大，從而導致GLS之間的字線(WL)結構在后續工藝中由于應力和其他因素而有發生崩塌的風險。這樣的WL結構崩塌可能影響后續的3D存儲器件制作工藝，例如，增大了光刻對準工藝中的重疊誤差。

發明內容

本文公開了三維(3D)存儲器件及其制作方法的實施例。

本公開的一個方面提供了一種用于形成三維(3D)存儲器件的方法。該方法可以包括：在襯底上形成交替電介質堆疊層；在交替電介質堆疊層的上部部分中形成頂部選擇柵切口和兩個結構強化插塞，其中，每一結構強化插塞具有窄支撐主體和兩個擴大的連接部分；在交替電介質堆疊層中形成多個溝道結構；在交替電介質堆疊層中形成多條柵縫隙，其中，每一柵縫隙暴露對應的結構強化插塞的一個擴大的連接部分的側壁；將交替電介質堆疊層轉換為交替導電/電介質堆疊層；以及在包括連接至對應的結構強化插塞的一個擴大的連接部分的擴大的末端部分的每一柵縫隙中形成柵縫隙結構。

在一些實施例中，形成所述交替電介質堆疊層包括：形成在垂直方向堆疊的至少32個電介質層對，其中，每一電介質層對包括第一電介質層和不同于第一電介質層的第二電介質層。

在一些實施例中，頂部選擇柵切口和結構強化插塞是在單個工藝中同時形成的。

在一些實施例中，形成所述頂部選擇柵切口和所述兩個結構強化插塞包括：在交替電介質堆疊層的上部部分中形成沿字線方向延伸的溝槽，并且在溝槽的兩側上形成兩個開口；以及在溝槽和兩個開口中沉積絕緣材料，從而分別形成頂部選擇柵切口和兩個結構強化插塞。

在一些實施例中，形成所述溝槽和所述兩個開口包括：對交替電介質堆疊層的頂部的三個電介質層對進行刻蝕，以形成溝槽和兩個開口；其中，兩個開口沿位線方向與溝槽相距相同的距離。

在一些實施例中，形成所述開口包括：使用H狀的圖案化掩模形成開口，沿字線方向,該開口在中間在位線方向具有較小寬度并且在兩端處在位線方向具有較大寬度。

在一些實施例中，形成所述多個溝道結構包括：形成貫穿交替電介質層的多個溝道孔；在多個溝道孔的側壁上形成功能層；在每一溝道孔中形成覆蓋該功能層的溝道層；以及形成填充每一溝道孔的電介質填充結構。

在一些實施例中，形成所述多個溝道孔包括：在相鄰的頂部選擇柵切口和結構強化插塞之間形成相同行數的溝道孔。

在一些實施例中，形成所述多個溝道孔包括：在相鄰的頂部選擇柵切口和結構強化插塞之間形成奇數行的溝道孔；其中，每一行溝道孔與相鄰行的溝道孔交錯布置。